Apostila PFC DCM

CORREOATIVADOFATORDE
POTNCIA
RETIFICADORESMONOFSICOS
OPERANDOEM
CONDUODESCONTINUA

CONVERSORBOOST
CONVERSORFLYBACK
CONVERSORSEPIC
CONVERSORZETA
CONVERSORCUK

Prof.IvoBarbi
UniversidadeFederaldeSantaCatarina
Agostode2015.

APRESENTAO

Este documento rene relatrios produzidos por
alunos psgraduandos que cursaram ao longo de vrios
anosadisciplinaCorreoAtivadeFatordePotnciade
RetificadoresMonofsicos,queministreinoProgramade
PsGraduaoemEngenhariaEltricadaUFSC.

Prof.IvoBarbi
Agostode2015.

ANLISE DO CONVERSOR BOOST EM CONDUO DESCONTNUA APLICADO

CORREO DE FATOR DE POTNCIA
A Presenta-se nesse captulo o estudo, desenvolvimento e projeto de um conversor

boost operando no modo descontnua de corrente de indutor utilizado na correo do
fator de potncia em fontes de alimentao monofsicas. Ser apresentada uma anlise
qualitativa e quantitativa do conversor, bem como um exemplo de projeto.
__________________________________________________________________________________
1.1 INTRODUO
A tcnica da conduo descontnua aplicada correo de fator de potncia no

conversor boost consiste na operao em conduo descontnua de corrente no indutor de
entrada. O conversor opera com freqncia de chaveamento constante, onde o tempo de
conduo das chaves controlado diretamente pelo sinal de erro da tenso de sada, via
modulao PWM. A corrente de pico no indutor de entrada proporcional tenso de
alimentao.
Como os picos da corrente de entrada seguem naturalmente a forma de onda da tenso,
dispensa-se a incluso de uma malha de regulao de corrente.
Pelo fato de se operar em conduo descontnua, evitam-se os problemas de
recuperao reversa do diodo boost e diminuem-se as altas perdas de chaveamento,
caractersticas do modo contnuo convencional.
A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no
documento..1 mostra o conversor boost em conduo descontnua e freqncia constante,
onde se observa apenas a existncia da malha de regulao de tenso.
Lin Dp
+
Da Dc
Sp Vo
Vi
Db Dd
- FILTRO
CONTROLADOR PASSA-BAIXA
PWM +
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..1 Conversor boost
operando em conduo descontnua.
As principais vantagens deste conversor so:
Controle simplificado, uma vez que a corrente segue naturalmente a tenso de

entrada, necessitando-se apenas a malha de regulao de tenso;
Reduo das perdas de chaveamento, pois o diodo Dp extingue-se naturalmente
(inexistncia de recuperao reversa) e a chave Sp acionada com corrente nula.
A desvantagem deste conversor consiste no elevado valor eficaz de corrente. Nos
semicondutores, aumentando o stress e as perdas em conduo sobre os mesmos.
1.2 PRINCPIOS DE OPERAO
A fim de se simplificar a anlise, ser considerado o conversor boost em sua

configurao CC-CC para efeito de descrio das etapas de funcionamento.
1a Etapa (t0, t1) Etapa de magnetizao (Fig. Erro! Nenhum texto com o estilo
especificado foi encontrado no documento..2)
No instante t0 a chave Sp entra em conduo. O indutor Lin armazena energia recebida
__________________________________________________________________________ 54
da fonte Vin. A corrente no indutor cresce linearmente at atingir seu valor de pico em t=t1,
quando a chave aberta.
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..2 - Primeira etapa.
Vin
I Lin (t ) .t (0.1)
Lin
No final desta etapa a corrente no indutor ser Ip.
2a etapa (t1, t2) Etapa de desmagnetizao (Fig. Erro! Nenhum texto com o estilo
Ao se abrir a chave Sp em t = t1, o diodo Dp entra em conduo. O indutor Lin e a

fonte Vin fornecem energia para a carga, desmagnetizando o indutor Lin. A corrente em Lin
decresce linearmente, at se anular em t = t2.
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..3 - Segunda etapa.
Vo Vin
I Lin (t ) I P .t (0.2)
Lin
3 Etapa (t2, T) Etapa descontnua (Fig. Erro! Nenhum texto com o estilo
__________________________________________________________________________ 55
Durante esta etapa a chave Sp e o diodo Dp encontram-se bloqueados. A fonte Vin no

fornece energia e a corrente no indutor nula.
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..4 - Terceira etapa.
I Lin (t ) 0 (0.3)
As principais formas de onda esto representadas nas Fig. Erro! Nenhum texto com o
estilo especificado foi encontrado no documento..5.
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..5 - Principais formas de
onda.
1.3 ANLISE GLOBAL
__________________________________________________________________________ 56
Considerando-se agora a tenso de rede senoidal e a freqncia de chaveamento muito
maior do que a freqncia da tenso de rede assume-se que para cada perodo de chaveamento
as etapas de operao descritas anteriormente so vlidas, porm com amplitudes de tenso e
corrente variveis de acordo com a tenso de entrada. A tenso de entrada ser, portanto:
Vin (t ) V p .sen(t ) (0.4)

documento..6 mostra a forma de onda da corrente no indutor. Para melhor visualizao
considerada uma freqncia de chaveamento baixa.
ILin
Ip
Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..6 - Forma de onda da
corrente no indutor de entrada.
O tempo de conduo da chave Sp constante, portanto os picos da corrente no

indutor de entrada sero modulados por uma senide em fase com a tenso de entrada. A
freqncia de chaveamento do conversor e constante.
Assim:
t1
D (0.5)
T
D = razo cclica da chave Sp.
A corrente de pico no indutor definida pela expresso (3.6):
__________________________________________________________________________ 57
V p sin(t )
I p (t ) .t1 (0.6)
Lin
A variao da corrente de entrada (i) ser a mesma tanto no intervalo de conduo da

chave Sp como no intervalo de conduo do diodo Dp. Portanto:
i (t1 ) i (t2 ) (0.7)

V p . sin(t ) Vo V p . sin(t )
.t1 .t 2 (0.8)
Lin Lin
V p . sin(t )
t 2 .t1 (0.9)
Vo V p . sin(t )
Definido:
Vp
(0.10)
Vo
Obtm-se:
.sin(t )
t2 .t1 (0.11)
1 .sin(t )
Considerando-se o pior caso, quando a conduo crtica, tem-se:
t 2 (1 D ).T (0.12)
1.3.1 MXIMA RAZO CCLICA PARA CONDUO DESCONTNUA
A fim de se garantir conduo descontnua durante todo o perodo de rede, deve-se

buscar a mxima razo cclica permissvel para esta condio. No pico da senide de rede a
corrente de pico no indutor ser mxima, pois:
Vp
Ip .t1 (0.13)
Lin
Neste ponto, o tempo necessrio para a corrente no indutor de entrada chegar a zero
__________________________________________________________________________ 58
ser mxima, pois:
Vp
t 2 mx .t1 (0.14)
Vo V p
Assumindo que o pico da senide a conduo crtica, tem-se:

D (1 ) (0.15)
1.3.2 CARACTERSTICA DE SADA
A corrente mdia na sada para um perodo de chaveamento definida pela expresso:
1 I p .t 2
I mo . (0.16)
T 2
Substituindo (0.6) e (0.11) em (0.16) e sabendo-se que ton D.T :
V p .D 2 . sin 2 (t )
I mo . (0.17)
2. f s .Lin 1 . sin(t )
Onde fs = freqncia de chaveamento.

A corrente mdia na sada para um perodo de rede definida por:
1
Io . I mo dt (0.18)
o
Vp
Io .D 2 .Y 1( ) (0.19)
2. . f s .Lin
Onde:
2
Y 1( ) 2 . tan 1
(0.20)
. 1 2 2
1
2

Normalizando, obtm-se:
I o D 2 .Y 1( ) (0.21)
__________________________________________________________________________ 59
Onde:
2. . f s .L in
Io .I 0 (0.22)
Vp
Definindo:
1
(0.23)

documento..7 mostra a caracterstica de sada de corrente em funo de para diversos
valores de razo cclica.
1.4
1.2
0.8
_
I0
0.6
0.4
0.2
0
1.2 1.4 1.6 1.8

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..7 - Caractersticas de sada.
1.3.3 MXIMA INDUTNCIA DE ENTRADA
A mxima indutncia de entrada que garante a conduo descontnua deve tambm ser
determinada. A corrente de sada ser mxima quando a razo cclica for mxima. Assim, a
potncia processada tambm ser mxima.
V p .(1 ) 2
I omx .Y 1( ) (0.24)
2. . f s .Lin
A potncia mxima na sada definida pela expresso:
__________________________________________________________________________ 60
Pomx Vo .I omx (0.25)
A partir das expresses (0.24) e (0.25), determina-se a expresso da indutncia de
entrada.
V p2 (1 ) 2
Lin . .Y 1( ) (0.26)
2. . f s .Pomx
Normalizando, obtm-se:
(1 ) 2
L in .Y 1( ) (0.27)

Onde:
Pomx
L in .2. . f s .Lin (0.28)
V p2

documento..8 mostra a variao da indutncia mxima normalizada x .
0.7
0.6
0.5
__
Lin
0.4
0.3
0.2
0.1
0
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..8 - Variao da indutncia
mxima normalizada em funo de .
1.3.4 CORRENTE DE ENTRADA PARA UM INTERVALO DE CHAVEAMENTO
A equao (3.29) define a corrente mdia no tempo de crescimento da corrente de

entrada (t1), enquanto que a equao (3.30) define a corrente mdia no tempo de
__________________________________________________________________________ 61
decrescimento da corrente (t2). A soma das duas parcelas representa a corrente mdia para
um perodo de chaveamento, representada pela expresso (3.31).
V p . f s . sin(t )
I m1 .t1 (0.29)
2.Lin
I p2 . f s .Lin
I m2 (0.30)
2.(Vo V p . sin(t ))
D 2 .Vo . sin(t )
I in . (0.31)
2. f s .Lin 1 . sin(t )
1.3.5 CORRENTE MDIA DE ENTRADA DURANTE UM SEMI-CICLO DE REDE
Considerando que a freqncia de chaveamento muito maior do que a freqncia de

rede, a forma de onda da corrente de entrada ser constituda aproximadamente pela
integrao, em um semi-ciclo de rede, dos valores mdios da corrente de entrada em cada
perodo de chaveamento.
A corrente mdia na entrada durante um semi-ciclo de rede definida por:
1
I inMd . Lin dt (0.32)
o
D 2 .Vo 2
I inMd . . tan 1
(0.33)
2. .Lin . f s 1 2 2
1
2

1.3.6 CORRENTE EFICAZ NA ENTRADA DURANTE UM SEMI-CICLO DE REDE
A corrente eficaz na entrada durante um semi-ciclo de entrada definida por:
1
. I in dt
2
I inEFICAZ (0.34)
o
D 2 .Vo .
I inEFICAZ . Z1( ) (0.35)
2. . f s .Lin
Onde:
2 2. 2 1 2
Z1( ) . . tan 1
(0.36)
(1 ) .(1 ) 1 2
2 2 2
1
2

__________________________________________________________________________ 62
1.3.7 POTNCIA DE ENTRADA
A potncia de entrada definida pela expresso:

1
Pin . Vin .I in dt (0.37)
o
V p .D 2 .Vo
Pin .Y 1( ) (0.38)
2. . f s .Lin
1.3.8 FATOR DE POTNCIA
A corrente de entrada no puramente senoidal. Ela contm certa distoro

introduzida pelo tempo de desmagnetizao do indutor. Esta distoro funo da relao
entre tenso de pico de entrada e tenso de sada.
O fator de potncia dado pela expresso:
Pin
FP (0.39)
VinEFICAZ .I inEFICAZ
2.Y 1( )
FP (0.40)
. .Z1( )

documento..9 apresenta a variao do fator de potncia em funo .
__________________________________________________________________________ 63
1
0.99
0.98
FP
)0.97
0.96
0.95
0.94
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..9 - Variao do fator de
potncia em funo de .
1.3.9 TAXA DE DISTORO HARMNICA
A taxa de distoro harmnica definida pela expresso:
cos 2 ( )
TDH 1 (0.41)
FP 2
Considerando cos()=1:
1
TDH 1 (0.42)
FP 2
documento..10 mostra a variao da taxa de distoro harmnica em funo de .
__________________________________________________________________________ 64
0.4
0.35
0.3
THD
)0.25
0.2
0.15
0.1
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..10 - Variao da taxa de
distoro harmnica em funo de .
1.4 ESFOROS NOS COMPONENTES
A fim de se dimensionar os semicondutores e o indutor de entrada, importante a

determinao das correntes mdias e eficazes nos mesmos. Os valores mdios e eficazes sero
normalizados pela corrente de carga Io.
1.4.1 CORRENTE MDIA NA CHAVE SP
A corrente mdia na chave Sp para um perodo de chaveamento definida pela

expresso:
1 t1 V p . sin(t ).t
T o
I Spmd (t ) . dt (0.43)
Lin
V p .D 2
I Spmd (t ) . sin(t ) (0.44)
2. f s .Lin
E importante notar que a integrao realizada em (0.43) no integrou o termo sin(t),

pois se considera que a freqncia de chaveamento muito maior do que a freqncia de rede.
A corrente mdia na chave Sp para um perodo de rede definida por:
__________________________________________________________________________ 65
1 V p .D 2
I SpMDIA . . sin(t ) dt (0.45)
o 2. f s .Lin
V p .D 2
I SpMDIA (0.46)
. f s .Lin
Normalizando pela corrente de carga:
I SpMDIA 2
I SpMDIA (0.47)
Io Y 1( )
documento..11 mostra a variao da corrente mdia normalizada na chave Sp em funo de
=1/.
1.6
1.4
1.2
_ 1
I SPMEDIA
)
0.8
0.6
0.4
0.2
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..11 - Corrente mdia na
chave Sp.
1.4.2 CORRENTE EFICAZ NA CHAVE SP
A corrente eficaz na chave Sp para um perodo de chaveamento definida pela

expresso:
2
1 t1 V p . sin(t ).t
T o
I Spef (t ) . dt (0.48)
Lin
__________________________________________________________________________ 66
V p . sin(t )
I Spef (t ) . D3 (0.49)
3. f s .Lin
A corrente eficaz na chave Sp para um perodo de rede definida pela expresso.
1
. I Spef dt
2
I SpEFICAZ (0.50)
o
Vp
I SpEFICAZ . D3 (0.51)
6 . f s .Lin
Normalizando a corrente eficaz em Sp pela corrente de carga Io:
I SpEFICAZ 2. 1
I SpEFICAZ . (0.52)
Io 6.D Y 1( )

documento..12 apresenta a corrente eficaz normalizada em Sp em funo de .
6
D=0.1
D=0.2
4
_
D=0.3
I SPEFICAZ
3 D=0.4
D=0.5
2
0
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..12 - Corrente eficaz
normalizada na chave Sp.
__________________________________________________________________________ 67
1.4.3 CORRENTE MDIA NO DIODO DP
A corrente mdia no diodo Dp igual corrente mdia de carga.
1.4.4 CORRENTE EFICAZ NO DIODO DP
Corrente eficaz no diodo Dp para um perodo de chaveamento definida pela

expresso:
I Dpef (t )
1 t 2 V Vp .sin(t ).t dt
. I p o
2
(0.53)
T o
Lin
Vp .D 3 sin 3 (t )
I Dpef (t ) . . (0.54)
f s .Lin 3 1 . sin(t )
A corrente eficaz no diodo para um perodo de rede definida pela expresso:
1
I DpEFICAZ . I Dpef (t ) 2 dt (0.55)
o
Vp D3 2 2
I DpEFICAZ . . 2 . tan 1
(0.56)
Lin . f s 3. 2 . 1 2
2
2 1 2
Simplificando:
Vp D3 1
I DpEFICAZ . . .Y 1( ) (0.57)
Lin . f s 3. 2
Normalizando pela corrente de carga:
4. 1
. .Y 1( )
I DpEFICAZ
I DpEFICAZ
3.D 2 (0.58)
Io Y 1( )

documento..13 mostra a corrente eficaz normalizada no diodo Dp em funo de .
__________________________________________________________________________ 68
5.5
4.5
)
4
)
_ 3.5
I DP EFICAZ)
) 3
)2.5
1.5
1
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

normalizada no diodo Dp.
1.4.5 CORRENTE EFICAZ NO INDUTOR DE ENTRADA.
A corrente eficaz no indutor de entrada e definida pela expresso:
I LinEFICAZ I SpEFICAZ 2 I DpEFICAZ 2 (0.59)
Vp D 3 Y 1( )
I LinEFICAZ . . (0.60)
Lin . f s 3 .
Normalizando:
I LinEFICAZ 4.
I LinEFICAZ (0.61)
Io 3. .D.Y 1( )

documento..14 mostra a corrente eficaz normalizada no indutor de entrada.
__________________________________________________________________________ 69
8
_
5
I Lin EFICAZ
4
1
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

normalizada no indutor de entrada Lin.
1.4.6 RELAO ENTRE CORRENTE MDIA DE ENTRADA E CORRENTE MDIA DE SADA
A relao entre corrente mdia de entrada e corrente mdia de sada definida pela
expresso:
I inMDIA 2
I inMDIA 1 (0.62)
Io Y 1( )
documento..15 mostra a corrente mdia de entrada normalizada em funo de .
__________________________________________________________________________ 70
2.6
2.4
2.2
_ 2
I in MEDIA
1.8
1.6
1.4
1.2
1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 2

Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no documento..15 - Corrente mdia de
entrada normalizada.
1.5 METODOLOGIA DE PROJETO
O procedimento para o projeto do conversor boost operando em conduo descontnua

se torna bastante simples, e descrito abaixo.
1) Como dados de entrada tem-se:
Vo = Tenso de Sada;
Vp = Tenso de pico de entrada;
Po = Potncia de sada;
fs = freqncia de chaveamento.
2) Calcula-se a mxima razo cclica para se garantir a descontinuidade de corrente.
Vp

Vo
Dmx 1
3) Determina-se o valor da indutncia Lin atravs da expresso:
Vp 2 (1 ) 2 .Y 1( )
Lin .
2. . fs.Pomx
__________________________________________________________________________ 71
Ou atravs do baco da Fig. Erro! Nenhum texto com o estilo especificado foi
encontrado no documento..8.
4) Calcula-se o mximo e o mnimo fator de potncia esperados.
5) Calculam-se os esforos de corrente nos componentes do circuito para dimensionamento

dos mesmos.
1.6 EXEMPLO DE PROJETO
a) Deseja-se construir um prottipo cujas especificaes so descritas abaixo:

Po = 500W Vo = 240V
Vin = 110Vac15% fs = 50KHz
b) Mxima razo cclica para garantir a descontinuidade da corrente.
A mxima razo cclica ocorrer para a mxima potncia de sada e para a mnima
tenso de entrada.
110. 2.0,85
0.55
240
Dmx 1 0, 45
c) Indutncia de entrada Lin.
1
1,82

Calcula-se a indutncia de entrada atravs do baco da Fig. Erro! Nenhum texto com
o estilo especificado foi encontrado no documento..8.
Lin 0, 62
Vp 2 L
Lin . in 68, 77 H
P0 mx 2. . fs
__________________________________________________________________________ 72
d) Mximo e Mnimo fator de potncia esperado.
O mximo fator de potncia esperado ocorre para a tenso de entrada mnima, ou seja,
= 1,82. Atravs do baco da Fig. 3.9.
Fpmx = 0,99
TDH = 14,25%
O mnimo fator de potncia esperado ocorre para a tenso de entrada mxima, ou seja
= 1,34.
FPmin = 0,965
TDH = 27,18%
e) Corrente mdia na chave Sp.
Sabe-se que a mxima corrente de carga ser:

P0 mx
I0 2,1A
Vo
Atravs do baco da Fig. Erro! Nenhum texto com o estilo especificado foi
encontrado no documento..11 para = 1.82:
I Spmdia I Spmdia .Io 1, 22 x 2,1 2, 6 A
f) Corrente eficaz na chave Sp.

encontrado no documento..12, para = 1.82 e D = 0,45, tem-se aproximadamente:
I SpEFICAZ I SpEFICAZ .Io 2.4 x 2.1 5 A
g) Corrente eficaz no diodo Dp.

encontrado no documento..13, para = 1.82 e D = 0.45, tem-se aproximadamente:
__________________________________________________________________________ 73
I DpEFICAZ 2.25 2.1 4.7 A
h) Corrente eficaz no indutor de entrada.

A corrente eficaz no indutor de entrada definida por:
I LinEFICAZ I 2 SPEFICAZ I 2 DpEFICAZ 6,9 A
1.7 CONCLUSES
O conversor boost com conduo descontnua foi analisado, sendo bastante

interessante para aplicaes em baixa potncia para a correo de fator de potncia.
A tcnica de conduo descontnua apresenta as seguintes vantagens.
A freqncia de chaveamento constante e a tenso de sada regulada por
um compensador PWM convencional.
Os picos de corrente no indutor Lin seguem naturalmente a tenso de entrada,
no existindo, portanto, a necessidade de uma malha de regulao de corrente,
tornando assim a parte de controle e comando bastante simplificado.
A extino de corrente no diodo Dp ocorre naturalmente, no existindo,
portanto, perdas por recuperao reversa deste diodo. Assim, as perdas em
chaveamento so menores do que as de um conversor boost com conduo contnua.
A principal desvantagem desta tcnica consiste nos elevados valores de corrente de
__________________________________________________________________________ 74
pico e eficaz nos componentes, quando comparados com um conversor boost em conduo
contnua. Portanto, esta tcnica apresentar perdas de conduo mais elevadas.
Uma desvantagem adicional de qualquer conversor boost a restrio de que a tenso
de sada deve ser maior do que a tenso de entrada, que, dependendo da aplicao, pode se
tornar uma restrio.
__________________________________________________________________________ 75
CAPTULO 2
ANLISE DO CONVERSOR FLYBACK EM CONDUO

DESCONTNUA APLICADO CORREO DE FATOR DE
POTNCIA
2.1 - INTRODUO
O conversor Flyback pode ser aplicado na correo de fator de potncia de fontes de

alimentao atravs do emprego de duas tcnicas: operao em conduo descontnua e operao em
conduo contua. A primeira consiste na operao com corrente descontnua na indutncia
magnetizante, e a segunda, na conduo contnua.
Na operao descontnua, o conversor Flyback opera com freqncia de chaveamento

constante, onde o tempo de conduo do interruptor comandado controlado diretamente pelo sinal de
erro da tenso de sada, via modulao PWM. A corrente de pico na entrada proporcional tenso de
alimentao. Como os picos da corrente de entrada seguem naturalmente a forma de onda da tenso,
dispensa-se a incluso de uma malha de regulao de corrente.
A Figura 10.1 mostra a estrutura do conversor Flyback, aplicado correo de fator de

potncia e em conduo descontnua.
Fig. 10.1 - Conversor Flyback operando em conduo descontnua.

2.2 - PRINCPIO DE OPERAO
A Figura 10.2 mostra a seqncia das etapas de operao do conversor Flyback, em

conduo descontnua, para um perodo de chaveamento. Na Figura 10.3 podem ser vistas as
principais formas de onda idealizadas deste conversor. Como, normalmente a freqncia de
chaveamento bem maior que a freqncia da rede, pode-se admitir que para cada perodo de
chaveamento a tenso de entrada permanece constante.
Fig. 10.2 - Seqncia de operao.
Fig. 10.3 - Principais formas de onda idealizadas.
2.3 - ANLISE GLOBAL
Esta anlise ir considerar a tenso da rede variando de forma senoidal e com uma
freqncia muito menor que a freqncia de chaveamento. Assume-se que para cada perodo de
chaveamento as etapas de operao descritas anteriormente so vlidas, porm com amplitudes de
tenso e correntes variveis de acordo com a tenso de entrada. A tenso de entrada ser ento:
af
Vin t Vpsent (10.1)
Na Figura 10.4 mostrada a forma de onda da corrente no interruptor S, juntamente

com a imagem da tenso da rede.
2
Fig. 10.4 - Forma de onda da corrente no primrio do transformador.
Como o tempo de conduo do interruptor S constante (D constante), os picos de corrente no indutor

sero modulados por uma senide em fase com a tenso de entrada. a freqncia de chaveamento do
conversor constante. Ento, a corrente de pico no primrio do transformador definida por:
Vpt f
I Lp sen t (10.2)
Lm
A variao da corrente na indutncia magnetizante ser a mesma tanto no intervalo de

conduo do interruptor S quanto do diodo D. Assim, tem-se:
Vpt f N p V0 1 D
sen t ta e ta sen t (10.3)
Lm N s Lm fs
N p V0 tf
onde, e D .
N s Vp T
O pior caso, ou seja, o maior valor de t a , ocorre para a conduo crtica. Neste caso, tem-se:
t f ta T e taMx
a1 Df (10.4)
fs
2.3.1 - MXIMA RAZO CCLICA PARA CONDUO DESCONTNUA
No pico da senide da rede a corrente de pico da indutncia magnetizante ser

mxima, logo:
Vp
I Lmpmx tf (10.5)
Lm
3
tf 1 D
t a Mx (10.6)
fs
Assumindo que no pico da senide da rede a conduo crtica, tem-se:
a1 Df 1 D e D
1
(10.7)
fs fs 1
1

2.3.2 - CARACTERSTICA DE SADA
A corrente mdia na sada para um perodo de chaveamento dada pela expresso (10.8).
V0 ta2
I0 sMd
FN I L 2
2T
(10.8)
GH N JK s
p
m
O que resulta em:
Np Vp D2
I 0s Md sen 2 t (10.9)
N s 2 Lm f s
Normalizando a equao (10.9), obtm-se:
2 Lf s D2
I 0s Md I 0s Md e I 0s Md sen 2 t (10.10)
V0
A corrente mdia na sada para um perodo de rede dada pela expresso (10.11).
I0 Md
1
z0

I0 sMd d t a f (10.11)
Assim, tem-se:
Np Vp D2
I 0 Md (10.12)
N s 4 Lm f s
N s 4 Lm f s D2
I 0 Md I 0 Md e I 0 Md (10.13)
N p Vp
Das equaes (10.13) e (10.7), pode-se obter o baco mostrado na Figura 10.5, que representa a
caracterstica externa do conversor. Deve-se ressaltar que a regio fora da curva envoltria representa
a zona de conduo contnua e neste caso no tem significado fsico.
4
Fig. 10.5 - Caracterstica externa do conversor representado na Figura 10.1.
2.3.3 - MXIMA INDUTNCIA DE MAGNETIZAO
A corrente de sada ser mxima quando a razo cclica for mxima, assim a potncia
processada tambm o ser, logo:
a
Mxima corrente mdia na sada D : f
N p Vp
I0 Md
a f
Ns 4 Lm fs 1
2 (10.14)
Mxima potncia de sada:
P0 Mx V0 I 0 Md (10.15)
Das expresses (10.14) e (10.15), pode-se obter:
Vp2 1
Lm
4 fs P0 Mx FG1 1 IJ 2 (10.16)
H K
4 fs P0 Mx 1
Lm Lm
Vp 2
Lm e
FG1 1 IJ 2 (10.17)
H K
Da equao (10.17), pode-se obter o grfico mostrado na Figura 10.6.
5
Fig. 10.6 - Variao da mxima indutncia magnetizante normalizada em funo de
2.3.4 - FATOR DE POTNCIA E TAXA DE DISTORO HARMNICA
Corrente mdia de entrada para um perodo de chaveamento:
Vp D2
I ins Md sen t (10.18)
2 Lm f s
Corrente mdia de entrada para um semi-ciclo de rede:
IinMd
1
z
0

a f
IinsMd d t
Vp D2
Lm fs
(10.19)
Corrente eficaz de entrada para um semi-ciclo de rede:
Iinef
1
z0

a f
I 2insMd d t
Vp D2
2 2 Lm fs
(10.20)
Potncia de entrada:
Pin
1
z0

Vin IinsMd d t a f Vp2 D2
4 Lm fs
(10.21)
Fator de Potncia:
Pin
FP 1 (10.22)
Vinef I inef
Taxa de distoro harmnica
Considerando cos 1 , tem-se:
cos 2 1
TDH 1 e TDH 1 0 (10.23)
FP 2 FP 2
6
Obs.: Deve-se observar que este fator de potncia corresponde corrente filtrada na entrada,
porque quando se calcula o valor eficaz de corrente, integrando o valor mdio sobre o perodo, como
se estivssemos tomando a corrente de entrada j filtrada.
2.4 - ESFOROS DE TENSO E CORRENTE NOS INTERRUPTORES
Interruptor S
Corrente mdia
IMd
1
z
0
IinsMd dt
Vp D2
Lm fs
(10.24)
Normalizando a expresso (10.24), obtm-se a equao (10.25).
Lm f s
I md I md D 2 (10.25)
Vp
Corrente eficaz
Ief
1
z 0

I 2
ins Md dt
Vp D2
4 Lm fs
(10.26)
2 2 Lm f s
I ef I ef D 2 (10.27)
Vp
Das equaes (10.25) e (10.27) pode-se traar o baco mostrado na Figura 10.7.
Fig. 10.7 - Corrente mdia e eficaz normalizadas no interruptor S.
7
Corrente de pico
Vp D
Ip (10.28)
Lm f s
Normalizando a expresso da corrente de pico, tem-se a equao (10.29).
Lm f s
Ip Ip D (10.29)
Vp
Da expresso (10.29), obtm-se o baco mostrado na Figura 10.8.
Fig. 10.8 - Corrente de pico no interruptor S.
Tenso mxima
V Mx
1 (10.30)
Vp
Com a expresso (10.29), obtm-se o grfico mostrado na Figura 10.9.
Fig. 10.9 - Tenso mxima normalizada no interruptor S.
8
Diodo D
Corrente mdia
IMd
1
z
0

IosMd dt
1 N p Vp D2
4 Ns Lm fs
(10.31)
4 Lm f s N s D2
I md I md (10.32)
Vp N p
Corrente eficaz
Ief

1
z
0

I osMd dt
2 N p Vp D2
3
4 2 Ns Lm fs
(10.33)
Normalizando a equao (10.33), obtm-se a expresso (10.34).
4 2 Lm f s D2
I ef I ef (10.34)
3 Vp
Das equaes (10.32) e (10.34) pode-se traar o baco mostrado na Figura 10.10.
Fig. 10.10 - Corrente mdia e eficaz normalizadas no diodo D.
Corrente de pico
N p Vp D
Ip (10.35)
N s Lm f s
Normalizando a equao (10.35), obtm-se a expresso (10.36).
9
Lm f s N s
Ip Ip D (10.36)
Vp N p
Da expresso (10.36), obtm-se o grfico mostrado na Figura 10.11.
Fig. 10.11 - Corrente de pico no diodo D.
Tenso mxima
V Mx 1
1 (10.37)
V0
Da expresso (10.37) pode-se obter o grfico mostrado na Figura 10.12.
Fig. 10.12 - Tenso mxima normalizada no diodo D.
10
2.5- METODOLOGIA DE PROJETO
O procedimento para projeto do conversor Flyback operando em conduo

descontnua aplicado correo de fator de potncia descrito abaixo:
Dados de entrada:
Tenso de sada bV g
0
Tenso de pico de entrada cV hp
Potncia de sada bP g 0
Freqncia de chaveamento bf gs
Clculo da mxima razo cclica, da razo cclica nominal, da corrente normalizada e do

ganho de tenso:
N p V0 1
DMx
Ns Vp
e
FG1 1 IJ
H K
Clculo dos parmetros do transformador:
Indutncia de magnetizao
Vp2 1
Lm
a f
4 fs P0 Mx 1
2
Relao de transformao
Np Vp

Ns V0
2.6- EXEMPLO DE PROJETO
Especificaes:
P0 480 w V0 48v I 0 10 A Vin 220Vac f s 20 kHz
Da Figura 2.5, toma-se D 0,3 e I 0 0,175 e 0,5 , logo:
DMx 0 , 35
Parmetros do transformador:
11
Indutncia de magnetizao
Vp2 1
Lm 252 H
a f
4 fs P0 Mx 1
2
Relao de transformao
Np Vp
3, 24
Ns V0
2.7- SIMULAO
Com o objetivo de comprovar a anlise terica e a metodologia de projeto, foram

realizadas algumas simulaes com o conversor Flyback mostrado na Figura 10.13, e cujos resultados
so mostrados nas Figuras 10.14, 10.15, 10.16 e 10.17.
Fig. 10.13 - Conversor Flyback simulado.
400 30A
70xIin
200
Vrede
20A I(s)
0 10A
-200 0A
-400 -10A
0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms
Tempo Tempo
Fig 10.14 - Tenso da fonte e Iin. Fig. 10.15 - Corrente no interruptor S.
12
80
60A
I(D)
60
I(sec)
40A Vo
40
20A
I(prim)
20
I(D)m
0A
-0
3.92ms 3.96ms 4.00ms 4.04ms 4.08ms 0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms
Tempo Tempo
Fig 10.16 - Correntes no primrio e secundrio. Fig. 10.17 - Corrente no secundrio e Vo.
As simulao cujos resultados so mostrados nas Figuras acima, foram realizadas para a razo cclica
e carga nominal.
Pode-se observar que a corrente de entrada acompanha a forma de onda da tenso da

rede. O resultado da anlise harmnica da corrente no filtro de entrada mostrado na Tabela 10.1 e na
Figura 10.18.
Mdulo (%)
Harmnicas
Fig. 10.18 - Espectro harmnico de ILf, relativo sua fundamental.
13
Tabela 10.1 - Componentes harmnicos da corrente ILf.
O resultado da anlise harmnica da corrente vista pela rede, mostra que o contedo
harmnico desta corrente praticamente inexistente, e portanto, perfeitamente aceitvel pela Norma
IEC 555-2.
O fator de potncia resultante da simulao dado por:
1
FP 0 , 99955
1 TDH 2
2.8- CONCLUSES
Foi analisado o conversor Flyback em conduo descontnua aplicado correo de

fator de potncia de uma fonte de alimentao. Atravs da anlise terica e dos resultados de
simulao, pode-se observar que este conversor uma alternativa vivel para este tipo de aplicao.
A estratgia de conduo descontnua apresenta as seguintes vantagens:
A freqncia de chaveamento constante e a tenso de sada regulada por um

compensador PWM convencional;
Os picos de corrente no indutor seguem naturalmente a tenso de entrada, no

existindo portanto, a necessidade de uma malha de regulao de corrente.
14
A principal desvantagem desta tcnica consiste nos elevados valores de corrente de
pico e eficaz nos componentes, o que resulta em maiores perdas em conduo. No caso especfico do
conversor Flyback, um grande stress de tenso no interruptor comandado, em funo da indutncia
de disperso do transformador. Deve-se evitar isto, utilizando-se um snubber adequado.
A malha de regulao de tenso deve ser bastante lenta, de forma a atuar somente
quando houver variao no valor mdio.
2.9- BIBLIOGRAFIA
[1] I.Barbi , "Projeto de Fontes Chaveadas", UFSC-LAMEP-Publicao Interna, 1990.
[2] I.Barbi e A.Ferrari de Souza, "Correo de Fator de Potncia de Fontes de Alimentao", UFSC-
LAMEP-Publicao Interna, 1993.
[3] Kwang-Hwa Liu and Yung-Lin Lin, "Current Waveform Distortion in Power Factor Correction
Circuits Employing Discontinuous-Mode Boost Converters", PESC-1989, pp.:825-829.
15
UNIVERSIDADE FEDERAL DE SANTA CATARINA
CENTRO TECNOLGICO
DEPARTAMENTO DE ENGENHARIA ELTRICA
INSTITUTO DE ELETRNICA DE POTNCIA
ANLISE E PROJETO DO CONVERSOR SEPIC NO MODO

DE CONDUO DESCONTNUA (MCD) APLICADO
CORREO DO FATOR DE POTNCIA
Disciplina: Retificadores PWM com correo do Fator de

Potncia
Prof. IVO BARBI, DR. ING
Alunos: Moises Carlos Tanca Villanueva
Walbermark Marques dos Santos
DATA 04/12/2008
Caixa Postal 5119, CEP: 88.040-970 - Florianpolis SC

Fone: (048) 331.9204 - Fax: (048) 234.5422 Internet: www.inep.ufsc.br
CONVERSOR SEPIC NO MODO DCM COMO PR-REGULADOR DO FATOR DE
1
POTNCIA
SUMRIO
1 - INTRODUO -------------------------------------------------------------------------------------------------------- 2
2 - RETIFICADOR SEPIC ------------------------------------------------------------------------------------------- 3
2.1 ANLISE DE OPERAO ..................................................................................................3
2.1.1 Etapas de operao------------------------------------------------------------------------------------- 4
2.1.2 Equacionamento matemtico------------------------------------------------------------------------- 8
2.1.2.1 Determinao dos intervalos de tempo de conduo do diodo e de tempo de
descontinuidade ( t t
2 D.on , e t3 ) -------------------------------------------------------------- 9
2.1.2.2 Determinao da corrente mdia no diodo ( I ) -------------------------------- 10
Dmd
2.1.2.3 Determinao da corrente de entrada ( Iin ) ------------------------------------------ 11
2.1.2.4 Determinao da razo cclica critica ( dcrit ) ----------------------------------------- 12
2.1.2.5 Determinao dos indutores L e L -------------------------------------------------- 15

1 2
2.1.2.6 Determinao do capacitor de acoplamento (C ) ----------------------------------- 16
1
2.1.2.7 Determinao do capacitor de sada (Co ) -------------------------------------------- 17
3 - O CONVERSOR SEPIC COM INDUTORES ACOPLADOS------------------------------------------ 21

4 - RESULTADOS DE SIMULAO ---------------------------------------------------------------------------- 26
4.1 Conversor Sepic sem indutores acoplados .......................................................................26
4.2 Conversor Sepic com indutores acoplados .......................................................................31
5 - CONCLUSO E COMENTRIOS ---------------------------------------------------------------------------------- 35
6 - ANEXO------------------------------------------------------------------------------------------------------------- 36
7 - REFERENCIAS BIBLIOGRFICAS -------------------------------------------------------------------------------- 38
2
POTNCIA
1 - INTRODUO
Atualmente, uma das principais topologias utilizadas para correo de fator de potncia
(PFC) o conversor CC-CC Boost no MCC conectado em cascata com um retificador.
Porm, para essa situao o conversor precisa de laos de controle para tenso e para
corrente, o que torna de certa forma o circuito mais complicado.
Entretanto, entre as vrias solues para a implementao de um retificador PFC

monofsico o conversor SEPIC e o conversor CUK operando em modo de conduo
descontnuo (MCD) tem se mostrado uma alternativa interessante para muitas
aplicaes, pelos seguintes motivos destacados abaixo:
Estes conversores operam como um seguidor de tenso, o que significa que a

corrente de entrada segue naturalmente a tenso, dispensa-se a incluso de
uma malha de controle de corrente;
E possvel a isolao entre a entrada e a sada e podem ser facilmente
implementadas;
A ondulao da corrente de entrada definida no projeto o que ajuda a
determinar os valores dos componentes magnticos.
O conversor trabalha com corrente nula turn-on na chave e com corrente nula turn-
off no diodo, mas com altos valores eficazes de corrente e tenso de stresses, sendo
fatores limitantes dessa aplicao. Tambm se deve considerar os problemas
introduzidos pelo transformador (por exemplo a indutncia de disperso), caso o
mesmo esteja sendo utilizado.
Dessa forma, o objeto de estudo deste relatrio o retificador SEPIC, operando no

modo de conduo descontnua (MCD). Sero apresentadas as topologias, os modos
de operao, o equacionamento e os resultados de simulao obtidos com o software
PSIM, bem como a anlise e a concluso do desempenho da estrutura.
3
POTNCIA
2 - RETIFICADOR SEPIC
O emprego deste conversor como pr-regulador de fator de potncia apresenta as

seguintes vantagens:
Emula uma carga resistiva quando opera com freqncia e ciclo de trabalho fixo
(quando operando no modo de conduo descontnuo);
Baixa ondulao de corrente de entrada mesmo em conduo descontnua;
Larga faixa de tenso de sada (abaixador-elevador de tenso);
Pequena corrente de partida devido posio do capacitor de acoplamento;
Transistor com emissor (source) aterrado, facilitando acionamento;
Facilidade de isolao entre entrada e sada e mltiplas sadas.
Como desvantagens destacam-se:
Maiores esforos de corrente e de tenso sobre os componentes;
Maior nmero de componentes.
2.1 ANLISE DE OPERAO
Quando empregado como retificador, o conversor SEPIC tambm pode ser utilizado
nos dois modos de operao: MCC e MCD
Nesse capitulo ser apresentado uma discusso sobre a aplicao desse conversor
como retificador de alto fator de potncia somente no modo MCD.
A estrutura de potncia do conversor SEPIC com isolao mostrada na Figura 2-1.
Figura 2-1:Estrutura de potncia do Retificador SEPIC isolado.

4
POTNCIA
Nas nossas anlises, os componentes do estgio de sada so referenciados para o

lado do primrio do transformador, sendo a relao de transformao n (n=Ns/Np),
ento o resultado mostrado no novo circuito da Figura 2-2.
V0 R0
n 2C0
n n2
Figura 2-2:Estrutura de potncia do conversor SEPIC referenciada ao primrio
2.1.1 Etapas de operao

A seguir descreve as etapas de operao para o retificador SEPIC isolado. A anlise
feita genrica para os dois semi ciclos da tenso da rede, j que apenas os diodos da
ponte retificadora que vo alternar seu estado de conduo e bloqueio, no
acontecendo isso para os componentes do conversor.
Durante um perodo de comutao do conversor em modo descontinuo (MCD), existem

trs etapas de operao possveis, a tenso do capacitor de acoplamento e igual
tenso da entrada, as descrio das etapas so:
1 Etapa ( 0 t d Ts ) (Etapa de magnetizao)

1
Quando a chave S est fechada (estado on), a corrente nos dois indutores aumenta
linearmente com a tenso aplicada, que igual tenso de entrada. As principais
caractersticas dessa etapa so:
Os indutores de entrada ( L ) e de sada ( L ) esto armazenando energia
1 2
proveniente da fonte Vin (t ) ;
V (t )
A corrente nas indutncias cresce com uma taxa de variao igual in ;
L
5
POTNCIA
O diodo D encontra-se bloqueado, pois est reversamente polarizado com a

V
tenso o ;
n
O capacitor Co est fornecendo energia para carga Ro ;
Esta etapa termina quando o interruptor S comandado a bloquear.
2 Etapa( d Ts t d Ts )-Etapa de desmagnetizao

1 2
Quando a chave S est aberta (estado off), a corrente nos dois indutores decresce
linearmente com a tenso aplicada sobre os mesmo, sendo que est igual tenso
de sada. As principais caractersticas dessa etapa so:
A energia armazenada nos indutores ( L e L ), durante a primeira etapa de
1 2
funcionamento, est sendo entregue ao capacitor Co e carga Ro ;
As correntes nas indutncias decrescem com uma taxa de variao igual a

V
Vin (t ) o
n ;
L
A corrente no diodo D igual corrente na carga;
Esta etapa termina quando a corrente no diodo se anula
3 Etapa( d Ts t d Ts )-Etapa de roda-livre

2 3
nesse estgio que a corrente no diodo se anula. Este estgio termina quando o
interruptor S comandado novamente a conduzir.
As etapas de operao descritas acima esto ilustradas nas Figura 2-3(a), (b) e (c)
V0
n
iL1 vr R0
iL1 iL 2
vr V0 R0
iL 2 n 2C0 n2
n
Vin
6
POTNCIA
(a)
n iD
V0
n
iL1 vr R0
vr V0 R0
n 2C0 n2
iL 2 n
Vin
(b)
V0
iL1 iC1 vr R0
n
vr V0 R0
n 2C0 n2
iL 2 n
Vin
(c)
Figura 2-3:Etapas de operao para o retificador SEPIC em modo descontnuo (DCM)
7
POTNCIA
vL 2 (t )
vL1 (t )
V1r V1r
0 Ts t 0 V0 t
V0
iL1 (t )
iL 2 (t )
I L 2.max
I L1.max
I (0) 0
0 t I(0) t
iS (t ) iD (t ) I D.max
IDm
0
t t
vS (t ) vD (t )
V1r V0
t
V1r
V1r
t (V1r V0 )
t1 t2 t3 t1 t2 t3
Ts Ts
Figura 2-4:Formas de onda da tenso e corrente para o modo DCM do Sepic

8
POTNCIA
2.1.2 Equacionamento matemtico
Nesse item ser feito a anlise matemtica para cada estgio de operao do
retificador SEPIC.
Na primeira etapa durante o tempo de conduo da chave, as correntes nas

indutncias podem ser definidas como
V
i (t ) i 1r t (2.1)
L1 (0) L
1
V
i (t ) i 1r t (2.2)
L2 (0) L
2
A final do intervalo de tempo de conduo da chave ( t dTs ton ) as correntes nos

1
indutores atingem os valores mximos iguais a:
V
I i 1r dTs (2.3)
L1.max (0) L
1
V
I i 1r dTs (2.4)
L 2.max (0) L
2
Na segunda etapa as correntes nas indutncias so definidas por
V V
i (t ) i 1r dTs o t (2.5)
L1 (0) L nL
1 1
V V
i (t ) i 1r dTs o t (2.6)
L2 (0) L nL
2 2
Durante esta etapa no diodo conduzem a soma das correntes dos indutores e ao final
do intervalo de tempo ( t t D.on ) a soma de estas correntes atingem a zero.
2
9
POTNCIA
2.1.2.1 Determinao dos intervalos de tempo de conduo do diodo

e de tempo de descontinuidade ( t2 t D.on , e t3 )
A segunda etapa termina quando as correntes nos indutores so iguais em mdulo

(i i ). Assim, pode-se determinar o tempo de conduo do diodo, e comear o
L1 L2
tempo de descontinuidade ( t ).
3
Igualando-se as Equaes (2.5) e (2.6), como pode ser determinar o intervalo de tempo
de conduo do diodo como a seguir:
i i (2.7)
L1 L2
Assim
V V V V
i 1r dTs o t i 1r dTs o t (2.8)
(0) L nL 2 (0) L nL 2
1 1 2 2
V V
1r dT Vo t 1r dT Vo t (2.9)
s s
L nL 2 L nL 2
1 1 2 2
V V V V
o t o t 1r dTs 1r dT (2.10)
nL 2 nL 2 L L
1 2 2 1
V 1
t 0 1 V dT 1 1 (2.11)
2 n L L 1r L L
1 2 2s 1
Ento o intervalo de tempo de conduo do diodo do conversor SEPIC :
nV
t 1r dTs (2.12)
2 Vo
Como a tenso de entrada do conversor retificada varia em funo de (), no semi

ciclo de 0 a 180 graus V ( ) V sen( ) , ento o intervalo de tempo de conduo
1r 1r.max
do diodo tambm funo da ().
10
POTNCIA
Sendo que:
V
V ( ) V sen( ) t e M 0
1r 1r.max V
1r.max
nV ( ) nV dTs
t 1r dTs 1r.max sen( ) (2.13)
2 Vo Vo
Agora o intervalo de tempo de conduo do diodo do retificador SEPIC funo tempo

de onda retificada:
n d Ts
t sen( t ) (2.14)
2 M
Conhecendo que a soma dos intervalos de tempos de conduo da chave, do diodo e

o descontinuidade ao perodo de chaveamento do conversor SEPIC:
Ts t t t (2.15)
1 2 3
Ento, o intervalo de tempo de descontinuidade :
t Ts t t (2.16)
3 1 2
2.1.2.2 Determinao da corrente mdia no diodo ( I Dmd )
A corrente mdia no diodo ( I ) referida ao primrio, pode ser determinada

Dmd
facilmente pelas formas de onda da Figura 2-4, onde se observa que a corrente pico no
diodo :
V ( ).d Ts
nI D.max 1r (2.17)
Leq
Ou no lado secundrio:
V ( ).d Ts
I D.max 1r (2.18)
n Leq
11
POTNCIA
Onde
L .L
Leq 1 2 (2.19)
L L
1 2
A corrente mdia no diodo para um perodo de chaveamento (lado secundrio) :
I t
i D max * 2 (2.20)
Dmd 2 Ts
Conhecendo os valores por equaes deduzidas anteriormente, pode ser expressa:
V ( )dTs nV ( ) (V ( ))2 d 2Ts

i 1r . 1r d Ts 1r (2.21)
Dmd n 2 Leq Ts V 2 LeqV
0 0
(V (t ))2 d 2Ts V12r.max d 2Ts

i 1r sen 2 (t ) (2.22)
Dmd 2 LeqVo 2 LeqVo
A corrente mdia para meio perodo da freqncia da rede dada por
1
I Dm i (t ).d (t ) (2.23)
0 Dmd
2 2
1 V1r.max d Ts 2
I Dm . 0 sen (t )d (t ) (2.24)
2 LeqVo
2 2
1 V1r.max d Ts 1
I Dm . (2.25)
2 LeqVo 2
V2 d 2Ts
I Dm 1r .max (2.26)
4 LeqVo
2.1.2.3 Determinao da corrente de entrada ( Iin )
Considerando 100% de eficincia podemos dizer que

12
POTNCIA
Pin Pout (2.27)
vin (t ) i (t ) Vo i (2.28)
1 Dmd
uin (t ) Vin.max sen(t ) V sen( ) , Vin.max V uin (t ) V ( )

1r.max 1r.max 1r
Logo podemos determinar que:
V Vo
i (t ) o .i .i (2.29)
1 vin (t ) Dmd V ( ) Dmd
1r
Vo V 2 ( )d 2Ts
i (t ) . 1r (2.30)
1 V ( ) 2 Leq Vo
1r
V (t )d 2Ts V1r.max d 2Ts

i (t ) 1r sen(t ) (2.31)
1 2 Leq 2 Leq
Lembrando que
i I sen(t ) e Vin (t ) Vin.max .sen(t )
1 1.max
Teremos que
V d 2Ts
I in.max (2.32)
1.max 2 Leq
2.1.2.4 Determinao da razo cclica critica ( dcrit )
Observando-se a Figura 2-4 observa-se que:
t t t Ts (2.33)
1 2 3
Sendo que a razo cclica de conduo da chave no modo de conduo critica :

13
POTNCIA
t dcrit Ts e t 0
1crit 3
Para que o conversor operar na conduo critica, teremos que respeitar a relao dada
pela Equao (2.34)
t t Ts (2.34)
1 2
Substitudo os valores de t1 e t2 em (2.34) teremos que:
ndcrit Ts
dcrit Ts sen(t ) Ts (2.35)
M
n
dcrit 1 sen(t ) 1 (2.36)
M
A pior situao ocorre para t 900 , ento
M
dcrit (2.37)
M n
Para garantir a operao de modo descontinuo d dcrit , ou seja,
M
d (2.38)
M n
Considerando o capacitor um circuito totalmente aberto para valores mdios de

corrente, a corrente mdia na sada do conversor igual do diodo, sendo dada por
V
I Dm I o o (2.39)
R
Usando a Equao (2.26) e trabalhando a relao encontrada em (2.39) teremos que:
2
Vin 2
.max d Ts Vo (2.40)
4 LeqVo R
14
POTNCIA
4 LeqVo2 2Vo2 2 Leq

d2 (2.41)
2
RTsVin 2
.max Vin.max RTs
Definindo a relao de conduo em MCD do SEPIC como
2L eq
ka (2.42)
RTs
E lembrando que
Vo Vo2
M M2 (2.43)
Vin.max 2
Vin .max
Substituindo (2.42) e (2.43) em (2.41) e explicitando d encontraremos que

1
d 2 M ka (2.44)
O valor da relao de conduo critica ka,critico para garantir o conversor operar em
modo de conduo descontnuo pode ser encontrado a partir de (2.37) e (2.44) da

seguinte forma
2
dcrit
2 2
d 2ka M ka.crit (2.45)
2M 2
Seja que:
M 2
dcrit 2 M
dcrit (2.46)
M n ( M n) 2
Dessa forma teremos
1 M2
ka,crit . (2.47)
2
2. M 2 ( M n)
15
POTNCIA
1
ka,crit (2.48)
2( M n)2
2.1.2.5 Determinao dos indutores L1 e L2
A determinao dos indutores feita tomando como base a ondulao (ripple) da

corrente de entrada. Considerando a Figura 2-5 o pico de corrente de entrada dado
por
V (t ) V d Ts
i 1r d Ts 1r.max sen(t ) (2.49)
1 L L
1 1
i (t )
I rip I1
i1 (t )
iL1 (t )
t
Figura 2-5: Forma de corrente na entrada a freqncia de chaveamento no retificador SEPIC em

MCD
A corrente de pico i possui valor mximo em t 900 . Dessa forma a (2.49) pode
1.max
ser dada por
V d Ts
I 1r.max (2.50)
1 L
1
Ento o indutor L determinado para a mxima ondulao de corrente, e dado por

1
16
POTNCIA
V d
L 1r.max (2.51)
1 f I
s 1,max
A indutncia L determinada usando a Equao (2.19) reescrita abaixo com (2.52)

2
L .L
Leq 1 2 (2.52)
L L
1 2
Trabalhando a Equao (2.52) teremos que
Leq .( L L ) L .L (2.53)
1 2 1 2
Leq .L Leq .L L .L (2.54)

1 2 1 2
L .L Leq .L Leq .L (2.55)

1 2 2 2
L .( L Leq ) Leq .L (2.56)

2 1 1
Leq .L
L 1 (2.57)
2 (L L )
1 eq
2.1.2.6 Determinao do capacitor de acoplamento (C1)
O capacitor C escolhido de modo a apresentar uma baixa ondulao de tenso na

1
freqncia de chaveamento, no entanto, deve ser pequeno o suficiente para
acompanhar a variao da tenso de entrada. Seu valor tem uma grande influncia
sobre a corrente de entrada. As ressonncias entre C , L e L devem ser numa
1 1 2
freqncia muito maior do que a da rede, a fim de evitar oscilaes na corrente de
linha. Por outro lado, as mesmas ressonncias devem ser em freqncia bem menor
do que a freqncia de chaveamento, para manter o funcionamento como PFP.
Uma boa aproximao inicial para C dado pela Equao (2.58), onde o mesmo
1
calculado em uma freqncia de ressonncia ( r ) durante a terceira etapa de funcionamento
(etapa de roda livre).
17
POTNCIA
Na prtica essa freqncia de ressonncia desconhecida, sendo uma razovel aproximao

inicial fazer r =10 1
, que aps simulaes ser ajustada para valores maiores ou
rede
menores.
1
C (2.58)
1
r2 .( L1 L2 )
Sendo rede r s
Onde
rede freqncia da tenso da fonte de alimentao
r freqncia de ressonncia do conjunto C1, L1, L2
s freqncia de chaveamento
2.1.2.7 Determinao do capacitor de sada (Co )
O capacitor de sada Co deve ser suficientemente grande para armazenar a energia
necessria carga, uma vez que a energia proveniente da entrada varia ciclicamente,
enquanto a de sada , tipicamente, constante.
O circuito apresentado na fig. 2.5. e na fig. 2.6.
Vc X
c nI c Vcp X c I cp (2.59)
n n2
1
Prof. Ivo Barbi(UFSC/INEP)
18
POTNCIA
Ix
IC I0
Figura 2-5 Forma de corrente na entrada a freqncia de chaveamento no retificador SEPIC

em MCD
IC
Figura 2-6 O circuito simplificado para obteno do capacitor de sada
Mas
1
Xc (2.60)
2 fin Co
Substituindo (2.60) em (2.59) temos que:
I cp I cp
Vcp (2.61)
2 f Co 2 f Co
Sendo que a freqncia f o dobro da freqncia de entrada fin:
f 2 fin (2.62)
Teremos
19
POTNCIA
I cp I cp
Vcp Co (2.63)
4 fin Co 4. . fin .Vcp
Para obter a expresso final para o calculo de Co, e necessrio obter o valor pico da
dorrente que circula pelo capacitor. Para isso, necessrio fazer algumas
consideraes, Seja que:
Vin ( ) Vinp .sen( ) (2.64)
Iin ( ) Iinp .sen( ) (2.65)
A potncia de entrada dada por
Pin ( ) Vin ( ).Iin ( ) (2.66)
Substituindo (2.64) e (2.65) em (2.66) temos que
Pin ( ) Vinp .Iinp .sen 2 ( ) (2.67)
A potncia instantnea na sada dada por
Po ( ) Vo I x ( ) (2.68)
Considerando um rendimento de 100% ( 100% ).
Pin ( ) Po ( ) Vinp .Iinp .sen 2 ( ) Vo .I x ( ) (2.69)
Vinp
I x ( ) .Iinp .sen 2 ( ) (2.70)
Vo
Sabendo-se que:
1 1
sen2 ( ) .cos(2 ) (2.71)
2 2
Tm-se que:
Vinp 1 1
I x ( ) .Iinp .cos(2 ) (2.72)
Vo 2 2
20
POTNCIA
Vinp .Iinp Vinp.Iinp

I x ( ) . .cos(2 ) (2.73)
2.Vo 2.Vo
P P
I x ( ) o o .cos(2 ) (2.74)
Vo Vo
A potncia mdia de sada, desprezando as perdas pode ser obtida por:
Vinp .Iinp
Po (2.75)
2
A componente contnua da corrente I x ( ) passa pela carga e no passa pelo capacitor,
ento se obtm assim a expresso da corrente I c que circula pelo capacitor igual:
P
I c ( ) o .cos(2 ) (2.76)
Vo
Onde a corrente pico no capacitor :
P
I cp o (2.77)
Vo
Substituindo (2.77) em (2.63) e lembrando que a tenso pico a metade da tenso

Vcpp
pico a pico Vcp , finalmente obtm-se a expresso para o clculo do
2
capacitor de sada, que fica:
Po
Co (2.78)
2 f Vcpp Vo
Onde:
Vcpp : variao da tenso de entrada de pico a pico dada em Volts,
f : freqncia nominal da rede de corrente alternada.

21
POTNCIA
3 - O CONVERSOR SEPIC COM INDUTORES ACOPLADOS
Os valores instantneos das tenses atravs dos indutores do conversor SEPIC so

iguais, como pode ser observado na fig. 2.4, ento os indutores podem ser acoplados
dentro de uma estrutura magntica nica.
As caractersticas dos indutores acoplados quando analisadas mostra um considervel

efeito na reduo das ondulaes da corrente de entrada e de sada.
Para analisar a influencia de indutores acoplados, considerar-se a
V0 R0
C0
1: n
a)
k
i1 i2
VL1 VL 2
1: nL1, L 2
b)
Figura 3-1: a) Circuito equivalente do converso SEPIC com indutores acoplados para Correo de
Fator de potencia, b) relaes de correntes de indutores acoplados
22
POTNCIA
As equaes de tenso para esses indutores podem ser escritas como
di di
v L . 1 LM . 2 (3.1)
L1 1 dt dt
di di
v LM . 1 L . 2 (3.2)
L2 dt 2 dt
Onde
L , L - indutncia prpria dos indutores L e L respectivamente
1 2 1 2
LM - indutncia mtua entre L e L
1 2
di
Resolvendo as Equaes (3.1) e (3.2) para 2 teremos que:
dt
di di di di 1
v L . 1 LM . 2 1 v LM . 2 . (3.3)
L1 1 dt dt dt L1 dt L
1
di di di di 1
v L M . 1 L . 2 1 v L . 2 . (3.4)
L2 dt 2 dt dt L 2 2 dt L
M
Igualando-se (3.3) e (3.4) resulta em
di 1 di 1
vL1 LM . 2 . vL 2 L2 . 2 . (3.5)
dt L dt L M
1
v di v L di
L1 LM . 2 L 2 2 . 2 (3.6)
L L dt LM LM dt
1 1
L di di v v
2 . 2 LM . 2 L 2 L1 (3.7)
LM dt L dt L M L
1 1
di L v v
2 2 LM L 2 L1 (3.8)
dt LM L LM L
1 1
di L .L LM v v
2 1 2 L 2 L1 (3.9)
dt L .LM LM L
1 1
23
POTNCIA
di v v L .LM
2 L 2 L1 . 1 (3.10)
dt LM L L .L L2
1 1 2 M
di v .L v .L
2 L 2 1 L1 M (3.11)
dt L .L L2 2
1 2 M L1.L2 LM
di
Aplicando o mesmo procedimento a resolvendo as Equaes (3.1) e (3.2) para 1
dt
encontra-se que:
di v .L v .L
1 L1 2 L 2 M (3.12)
dt L .L L2 2
1 2 M L1.L2 LM
Lembrando que o:
L2M k 2 .L .L LM k . L .L (3.13)
1 2 1 2
L
n 2 N2 (3.14)
L N
1 1
Onde k o coeficiente de acoplamento entre dos indutores e n a relao de

transformao entre eles.
Substituindo (3.13) e (3.12) obtm-se que
di v .L v .k . L .L
1 L1 2 L 2 1 2 (3.15)
dt 2
L . L k . L .L
1 2 1 2
di v .L v .k . L .L
1 L1 2 L 2 1 2 (3.16)
dt 2
L .L (1 k )
1 2
24
POTNCIA
v .L L .L
L1 2 vL 2 .k . L1.L2 v v .k . 1 2 L
L1 L 2 2 v v .k . 1
di L L L L1 L 2 L
1 2 2 2 2
(3.17)
dt 2
L . L (1 k ) 2
L (1 k ) 2
L (1 k )
1 2 1 1
L
2
Substituindo (3.14) em (3.17) encontramos que:
di v v .k
1 L1 L 2 n (3.18)
dt L (1 k 2 )
1
Aplicando-se o mesmo procedimento Equao (3.11) encontra-se que:
di v k .n.v
2 L2 L1 (3.19)
dt 2
L (1 k )
2
di i di i
Aproximando-se 1 1 e 2 2 e substituindo em (3.18) e (3.19)
dt D.Ts dt D.Ts
respectivamente chegaremos que:
(v v . k ) D.Ts
i L1 L2 n (3.20)
1
L (1 k 2 )
1
(v k .n.v ).D.Ts
i L2 L1 (3.21)
2
L (1 k 2 )
2
Pela Equao (3.20) observa-se que a condio de ondulao nula na corrente de

entrada pode ser dada por
LM
k n (3.22)
L .L
1 2
E pela Equao (3.21) observa-se que a condio de ondulao nula na corrente de

sada pode ser dada por
25
POTNCIA
LM 1
k (3.23)
L .L n
1 2
Logo, por uma boa relao de transformao e de um adequado coeficiente de

acoplamento (ajustando o entreferro), a ondulao nula na corrente de entrada ou na
corrente de sada por ser conseguida.
Observa-se tambm que para termos ondulao nula na corrente k n , o que implica
N
que a relao de espiras deve ser menor que um 2 1 . E para ondulao nula
N
1
N
na corrente de sada k 1 o que implica 2 1 .
n N
1
26
POTNCIA
4 - RESULTADOS DE SIMULAO
Nesta seo sero apresentados os resultados de simulaes obtidos para o conversor Sepic
no modo descontnuo com e sem indutores acoplados (ver Figura 4-1 e Figura 4-10
respectivamente). Aps feita uma comparao da ondulao da corrente de entrada para as
duas estruturas.
4.1 Conversor Sepic sem indutores acoplados
Figura 4-1:Circuito para simulao do Sepic

27
POTNCIA
Figura 4-2:Corrente na entrada do conversor com C1=314nF
Figura 4-3:Detalhe da corrente de entrada e tenso da fonte

28
POTNCIA
Figura 4-4:Detalhe da ondulao da corrente na entrada
Figura 4-5:Corrente nos indutores

29
POTNCIA
Figura 4-6:Corrente no diodo
Figura 4-7:Tenso de sada

30
POTNCIA
Figura 4-8:Tenso no capacitor de acoplamento
Atravs das simulaes observa-se que a corrente na entrada senoidal e acompanha a

tenso em fase. A ondulao de corrente de entrada e da tenso de sada esto dentro do
esperado. Nessas simulaes o capacitor de acoplamento (C1) foi escolhido para ser 314nF.
A importncia da correta escolha desse capacitor mostrada na Figura 4-9, onde escolhendo-
se valores entre 200nF e 2000nF para C1, percebe-se que oscilaes de baixa freqncia
comeam a aparecer no sinal da corrente de entrada.
31
POTNCIA
Figura 4-9:Corrente de entrada para vrios valores de C1
4.2 Conversor Sepic com indutores acoplados

O intuito principal desta etapa comparar a ondulao da corrente de entrada entre as duas
estruturas, logo todos os parmetros, exceto as indutncias, so mantidos os mesmos da
estrutura anterior.
Figura 4-10: Circuito para simulao do Sepic com indutores acoplados

32
POTNCIA
Figura 4-11:Tenso de entrada, corrente de entrada e tenso de sada
Figura 4-12:Ondulao da corrente de entrada com indutores acoplados

33
POTNCIA
Figura 4-13: Corrente nos indutores com acoplamento
Figura 4-14:Comparao entre a corrente de entrada (Iin) com indutores acoplados e (Is) sem
acoplamento
34
POTNCIA
Espectro de Harmnicos das correntes de entrada do conversor com indutores com y sem
acoplamento magntico
Figura 4-15:Detalhe da corrente de entrada com indutores acoplados(Iin) e sem acoplamento(Is)
Atravs do acoplamento dos indutores, observa-se pelas simulaes que uma correta escolha
do coeficiente de acoplamento(no caso k=0,125) possvel conseguir uma reduo
considervel da ondulao da corrente de entrada( ou de sada caso se deseja)
35
POTNCIA
5 - CONCLUSO E COMENTRIOS
Neste relatrio foi apresentado um estudo do retificador Sepic com alto fator de
potncia operando no modo descontnuo (DCM).Foi observado que nesse modo de
operao este conversor no necessita de um compensador de corrente, pois o
conversor emula, idealmente, uma carga resistiva, apresentando um fator de potncia
unitrio caso se considere a corrente mdia de entrada (filtrada das altas freqncias).
Tambm foi apresentada uma importante caractersticas do conversor Sepic que a
possibilidade de construir as indutncias em um mesmo ncleo, uma vez que a tenso
instantnea sobre elas idntica. Mostrou-se que com um projeto adequado do
elemento magntico (com o ajuste certo do acoplamento magntico), possvel se
obter uma ondulao nula na corrente de uma das indutncias. Com isso, consegue-se
uma reduo do peso e do volume dos indutores, alm de minimizar os nveis de IEM,
anulando-se a ondulao de corrente da indutncia de entrada.
Foi apresentado o equacionamento necessrio para se projetar um retificador Sepic
DCM. Definiram-se os modelos dinmicos da planta para essa situao.
A modelagem proposta para a representao matemtica do conversor utilizada no
projeto, apesar de considerar algumas simplificaes, mostrou-se satisfatria.
36
POTNCIA
6 - ANEXO
O modelo de pequenos sinais pode ser obtido utilizando a aproximao do circuito equivalente
de injeo de corrente. A perturbao de pequenos sinais dever ser aplicada os valores
mdios das correntes de entrada e sada:

v V v (6.1)
1 1 1

d D d (6.2)

i I o io (6.3)
0

v V v (6.4)

i I i (6.5)
1 1 1
Aplicando as perturbaes na equao (6.6) e trabalhando na equao e considerando nulos

os termos de ordem igual a superior a dois, o modelo resulta:
1
io j d g v v (6.6)
2 21 r
2
Onde:
V 2 DTs
j 1 (6.7)
2 V 2L
eq
V D 2Ts
g 1 (6.8)
2 V 2L
eq
V
r Ro (6.9)
2 I
o
Repetindo a procedimento para a corrente Iinp . Equao (2.32), obtm:

37
POTNCIA
1
i j dg v v (6.10)
1 1 1 r 1
1
Onde:
V DTs
j 1 (6.11)
1 Leq
g 0 (6.12)
1
2 Leq
r (6.13)
1
D 2Ts

i1 io

g 2 v1
v1 j1d j2 d
r2 Co Ro
r1
Figura 6-1: Circuito equivalente do modelo de pequenos sinais
O circuito equivalente que descreve as equaes de (6.6) e (6.10) apresentado na Figura 6-1.
As funes de transferncia para uma aplicao particular pode ser obtida a partir do circuito
equivalente de pequenos sinais. A impedncia do circuito equivalente de pequenos sinais da
carga funo do tipo de carga que o conversor PFP est alimentando.
38
POTNCIA
7 - REFERENCIAS BIBLIOGRFICAS
[l] I.Barbi, Alexandre F. Souza "Retificadores de Alto Fator de Potncia", Universidade Federal
de Santa Catarina/Instituto de Eletrnica de Potncia(UFSC/INEP),1996
[2] I.Barbi and S.A.O. da Silva "Sinusoidal line current rectification at unity Power factor with
boost quase-resonant converters", IEEE APEC 1990,PP.553-562
[3] C.A Canesin and I.Barbi "A Unity Power Factor Multiple isolated Outputs Switching Power
Supply using a Single Switch", IEEE 1991.
[4] E. Niculescu, D. Purcaru and I.M. C. Niculescu "A Steady State Analisis of SEPIC
Converter", 10th WSEAS, Athenas , Greece 2006.
[5] D. S. L. Simonetti, J. Sebastian and J. Uceda "The Discontinuos Conduction Mode SEPIC
and CUK Power Factor Preregulator: Analisis and Design", IEEE 1997.
[6] I. Robert W. Erickson "Fundamental of Power Electronics", University of Colorado

1997.
[7] D. Cruz Martins e I. Barbi "Conversores CC- CC Bsicos No Isolados", INEP UFSC
2da edio 2006.
[8]J. Chen, C. Chang "Analysis and Desidn of SEPIC Convertor Boundary Conduction Mode for
Universal-line Power Factor Correction Application", University of Colorado. USA
CONVERSOR ZETA ISOLADO EM CONDUO

DESCONTNUA APLICADO CORREO DE FATOR DE
POTNCIA
Disciplina: Retificadores PWM com correo do fator

de potncia
Alunos: Herminio Miguel de Oliveira Filho
Silvia Helena Pini
DATA 08/12/2008

RETIFICADORES PWM COM CORREO DE FATOR DE POTNCIA
SUMRIO
1 INTRODUO 3
2 PRINCPIO DE OPERAO 5
2.1 ETAPAS DE OPERAO 5

2.2 FORMAS DE ONDA 9
3 ANLISE GLOBAL 10
3.1 ANLISE DA CORRENTE DE ENTRADA 10

3.2 MXIMA RAZO CCLICA PARA CONDUO DESCONTNUA 11
3.3 CORRENTE MDIA NO DIODO 12
3.4 POTNCIA TRANSFERIDA CARGA 13
3.5 INDUTNCIA CRTICA EQUIVALENTE 14
3.6 CORRENTE DE PICO NO DIODO D 14
3.7 CORRENTE MDIA NA CHAVE S 14
3.8 CORRENTE DE PICO NA CHAVE 15
3.9 CORRENTE EFICAZ NA CHAVE 15
3.10 CORRENTE MDIA NA INDUTNCIA MAGNETIZANTE: 16
3.11 CORRENTE EFICAZ NA INDUTNCIA MAGNETIZANTE: 16
3.12 CORRENTE EFICAZ NA INDUTNCIA DE SADA 16
3.13 CORRENTE EFICAZ NO CAPACITOR DE ACOPLAMENTO 17
3.14 CORRENTE EFICAZ NO CAPACITOR DE SADA 17
3.15 CORRENTE EFICAZ NO DIODO 18
3.16 ANLISE DO FATOR DE POTNCIA 18
3.17 FILTRO DE ENTRADA 19
3.18 CAPACITOR DE ACOPLAMENTO 20
3.19 CAPACITOR DE SADA 21
4 PROJETO E SIMULAO 24
4.1 ESPECIFICAES E PARMETROS 24
1
4.2 SIMULAES 28
5 CONCLUSES 32
6 BIBLIOGRAFIA 33
7 ANEXO PLANILHA DE CLCULO 34
7.1 METODOLOGIA DE PROJETO 34

7.2 DADOS DO PROJETO 34
7.3 CLCULO DOS PARMETROS DO CIRCUITO 35
2
1 INTRODUO
O conversor Zeta pode ser aplicado correo de fator de potncia de fontes de

alimentao, e pode operar nos dois modos de conduo: modo de conduo contnua
(MCC) e modo de conduo descontnua (MCD), sendo este ltimo o objeto do presente
estudo.
Uma verso Zeta isolada da rede, mostrada na Figura 1, tambm pode ser derivado do
conversor Forward, trocando-se o diodo retificador por um capacitor de acoplamento. Desse
modo, tem-se um estgio CA entre a fonte de entrada e a carga, responsvel pela
desmagnetizao do transformador de isolao.
S Lo +
C
N1 N2 D Co Ro Vo
V1
Figura 1 Conversor Zeta isolado
A Figura 2 mostra o conversor Zeta, com o circuito referido ao primrio, que tem como
caracterstica poder atuar como elevador ou abaixador, dependendo do valor da razo
cclica. Os componentes so referidos ao primrio a partir das equaes dadas por (1.1).
Figura 2 - Conversor Zeta equivalente referido ao lado primrio
Em conduo descontnua, o conversor opera com freqncia constante, o que

favorece a aplicao da modulao PWM convencional.
Na Figura 3 apresenta-se o diagrama esquemtico do sistema completo. A fonte V1
representa a rede eltrica de 60 Hz, que retificada pelos diodos da ponte retificadora. A
carga com caracterstica de fonte de tenso, formada pelo resistor Ro e o capacitor Co.
Este conversor propicia a correo de fator de potncia quando associado em cascata com
as pontes retificadoras convencionais. Dessa forma, como os picos da corrente de entrada
3
seguem naturalmente a forma de onda da tenso, obtm-se duas caractersticas

interessantes: a corrente e a tenso de entrada permanecem em fase, e dispensa-se a
malha de regulao de corrente. Apenas um filtro de entrada que atenue as altas
freqncias necessrio para que a corrente de entrada no possua harmnicas provindas
do chaveamento.
N1
Vo N .Vo '
2
N2
2
Co .Co '
N1
2
N2
C .C (1.1)
N1
2
L N1 .L '
o N 2 o

N1
Ro .Ro '
N2
Figura 3 Conversor Zeta aplicado correo de fator de potncia
4
2 PRINCPIO DE OPERAO
A fim de simplificar a anlise, ser considerado o conversor Zeta em sua configurao

CC-CC para efeito de descrio das etapas de funcionamento no modo de conduo
descontnuo.
Essa simplificao vlida, j que para um perodo de chaveamento, a tenso de

entrada vista como constante. Isso ocorre pelo fato de a freqncia de chaveamento ser
muito maior que a freqncia da rede.
2.1 ETAPAS DE OPERAO
1 etapa (Figura 4): 0 t D.Ts - Etapa de magnetizao

A chave S est conduzindo e o diodo D se mantm bloqueado, fazendo com que a
fonte de entrada energize os indutores Lm e Lo com as correntes, atravs destes crescendo
linearmente. O indutor Lo tambm recebe a energia do capacitor de acoplamento. As
tenses sobre os capacitores so consideradas constantes e igual a Vo para todas as etapas
de operao. A anlise matemtica desta etapa dada pelas expresses (2.1), (2.2), (2.3) e
(2.4).
Figura 4 Primeira etapa de operao

v V
LM 1
LM
di
0 (2.1)
dt
V1
iLM (t ) L .t
M
5

v V
Lo 1
diLo
0 (2.2)
dt
V1
iLo (t ) L .t
o
ic iLo (2.3)
is iLM iLo (2.4)
2 etapa (Figura 5): D.Ts t ( D D1 )Ts - Etapa de desmagnetizao
A chave S bloqueada e o diodo D passa a conduzir, fazendo com que a energia

armazenada nos indutores Lm e Lo seja transferida aos capacitores C e Co, respectivamente.
As correntes atravs dos indutores decrescem linearmente. A anlise matemtica desta
etapa dada pelas expresses (2.5), (2.6), (2.7) e (2.8).
C Lo
S Ic ILo
ILm VLo -
- Vc + + +
+
V1 Lm D Vo
VLm Co Ro
Id
- -
Figura 5 Segunda etapa de operao

v V
LM o
diLM
0 (2.5)
dt
Vo
iLM (t ) I LM max L .t '
M
6

v V
Lo o
diLo
0 (2.6)
dt
Vo
iLo (t ) I Lo max L .t '
o
ic iLM (2.7)
iD iLM iLo (2.8)
3 etapa (Figura 6): ( D D1 ).Ts t Ts - Etapa descontnua
Na etapa de desmagnetizao as correntes atravs dos indutores decrescem

linearmente at tornarem-se iguais e constantes em magnitude. Quando isto ocorre a tenso
sobre os indutores passa a ser nula e o diodo D bloqueado, pois a sua corrente nula. A
anlise matemtica desta etapa dada pelas expresses (2.9), (2.10), (2.11), (2.12) e (2.13)
.
Figura 6 Terceira etapa de operao
iD iLM iLo 0 (2.9)
iLM iLo (2.10)
7
vLM 0
di
LM
0 (2.11)
dt
iLM (t ) iLM min
vLo 0
di
Lo
0 (2.12)
dt
iLo (t ) iLo min
ic iLo (2.13)
8
2.2 FORMAS DE ONDA
S
TS
tc ta
t
ILM
ILMmax
ILMmin t
ILo
ILomax
ILomin
t
VLM, VLo
V1
t
-Vo
Is
ILM
t
Vs
V1 + Vo
V1
t
ID
ILM
t
VD
V1 + Vo
Vo
t
IC
ILomax
t
-ILMmax
Figura 7 Principais formas de onda
9
3 ANLISE GLOBAL
Conforme j comentado anteriormente, pelo fato da freqncia de chaveamento ser

muito maior que a freqncia da rede, as etapas de operao descritas acima so vlidas,
porm com amplitudes de tenso e corrente variveis de acordo com a tenso de entrada.
A tenso de entrada dada por:
V1 (t ) V1 p .sen(t ) (3.1)
I Lo max (t ) iLo min (t ) iLo (t )

V1 p .sen(t ).D.Ts (3.2)
I Lo max (t ) iLo min (t )
Lo
I LM max (t ) iLM min (t ) iLM (t )

V1 p .sen(t ).D.Ts (3.3)
I LM max (t ) iLM min (t )
LM
iL (t1 ) iL (t2 ) (3.4)
V1 p .sen(t ).D.Ts Vo .D1.Ts

(3.5)
L L
V1 p .sen(t ).D
D1 (3.6)
Vo
3.1 ANLISE DA CORRENTE DE ENTRADA
A corrente de entrada retificada igual corrente na chave e, no intervalo

0 t D.Ts , dada por:
10
is (t ) iLo (t ) iLM (t ) (3.7)
V .sen(t ).t V1 p .sen(t ).t

is (t ) iLo min (t ) 1 p iLM min (t )
Lo LM
(3.8)
V .sen(t ).t
is (t ) 1 p
Leq
Sendo:
L .L
Leq o M (3.9)
Lo LM
Com isso, possvel verificar que a corrente de entrada isenta de harmnicas de

baixa ordem, pois diretamente proporcional tenso de entrada. O fator de potncia ser
unitrio e independente da carga, sendo necessrio apenas um filtro LC de entrada para
filtrar a freqncia de chaveamento e suas harmnicas.
3.2 MXIMA RAZO CCLICA PARA CONDUO DESCONTNUA
A fim de se garantir a conduo descontnua durante todo o perodo de rede, deve-se

buscar a mxima razo cclica permitida para esta condio. No pico da senide de rede, a
corrente de pico no diodo mxima.
I D max I Lo max I LM max (3.10)
Sendo:
I Lo max iLo min (t ) iLo

V1 p .D.Ts (3.11)
I i
Lo max Lo min (t )
Lo
I LM max iLM min (t ) iLM

V1 p .D.Ts (3.12)
I LM max iLM min (t ) L
M
Desta forma:
11
V1 p .D.Ts V1 p .D.Ts
I D max iLo min ( / 2) iLM ( / 2) (3.13)
Lo LM
Como:
iLo ( / 2) iLM ( / 2) (3.14)
Obtm-se:
V1 p .D.Ts V1 p .D.Ts
I D max (3.15)
Lo LM
Pode-se escrever a seguinte equao:

V1 p .D.Ts
I D max (3.16)
Leq
Neste caso, o tempo para a extino da corrente do diodo ser mximo, pois:
V1 p .D
t D1.Ts .Ts (3.17)
Vo
Assumindo que no pico da senide, a conduo ser crtica:
Vo D
(3.18)
V1 p 1 D
Ento:
Vo
D (3.19)
V1 p Vo
3.3 CORRENTE MDIA NO DIODO
Observando a Figura 3, e aplicando a lei dos ns, possvel verificar que a corrente
mdia de sada igual corrente mdia no diodo.
Para um perodo de chaveamento, tem-se:
I D max ( ).D1.Ts V ( ).D D1

iD ( ) 1
Leq . fs 2
. (3.20)
2.Ts
12
Substituindo a expresso (3.6) em (3.20), obtm-se:

V1 ( ).D V1 ( ).D V1 p 2 sen 2 ( ).D 2
iD ( )
Leq . fs 2.Vo 2.Leq . fs.Vo
. (3.21)

Fazendo:
V1 p
(3.22)
Vo
E substituindo na expresso (3.21), obtm-se a corrente mdia no diodo em um

perodo de chaveamento, dada pela expresso (3.23):
V1 p . .D 2
iD ( ) .sen 2 ( ) (3.23)
2.Leq . fs
O valor mdio da corrente no diodo em um perodo de rede obtido a partir da integral

mostrada em (3.24), tendo como resultado a expresso (3.25).

1
I Dmed

0
iD ( ) .d (3.24)
V1 p . .D 2
I Dmed (3.25)
4.Leq . fs
3.4 POTNCIA TRANSFERIDA CARGA
A corrente mdia no diodo, em um perodo de rede, igual corrente mdia na carga,

como mostra a expresso (3.26).
I Dmed I o (3.26)
A potncia de sada dada pela expresso (3.27).
Vo 2
Po Ro .I o 2 (3.27)
Ro
Substituindo a expresso (3.25) em (3.27), obtm-se a potncia transferida carga:
13
Ro.V1 p 2 . 2 .D 4
Po (3.28)
16.Leq 2 . fs 2
3.5 INDUTNCIA CRTICA EQUIVALENTE
A indutncia crtica equivalente dada para a razo cclica crtica, ou seja, Leq deve
ser menor que LeqC para garantir a conduo descontnua.
A indutncia equivalente pode ser obtida a partir das expresses (3.25) e (3.26). Logo,
para DC , tem-se LeqC , dada pela expresso (3.29):
V1 p . . DC
2
LeqC (3.29)
4.I o . fs
Portanto, para garantir a descontinuidade do conversor necessrio que:
Leq LeqC (3.30)
3.6 CORRENTE DE PICO NO DIODO D
Como j calculado anteriormente, a corrente mxima para cada perodo de

chaveamento no diodo D dado por:
V1 ( ).D.Ts
iD max ( ) (3.31)
Leq
Como a corrente mxima diretamente proporcional tenso de entrada, a mxima

corrente do diodo de perodo de chaveamento ocorre para a tenso de entrada mxima:
V1 p .D.Ts
I D max (3.32)
Leq
3.7 CORRENTE MDIA NA CHAVE S
A partir da expresso (3.8), obtm-se a corrente mdia instantnea como mostra a

expresso (3.33):
14
V1 p .sen(t ). D.Ts V1 p .sen(t ).D 2

2
is (t ) (3.33)
2.Leq .Ts 2.Leq . fs
O valor mdio da corrente na chave em um perodo de rede obtido a partir da integral


1
I smed

0
is ( ) .d (3.34)
V1 p .D 2
I smed (3.35)
.Leq . fs
3.8 CORRENTE DE PICO NA CHAVE
A corrente de pico na chave igual a corrente de pico no diodo:
V1 p .D.Ts
I s max (3.36)
Leq
3.9 CORRENTE EFICAZ NA CHAVE
Para o intervalo 0 t D.Ts , a corrente na chave S dada pela expresso:
V12 ( ).t
is (t ) (3.37)
Leq
A corrente eficaz na chave em um perodo de chaveamento obtido a partir da integral

Ts
1
Ts 0
isef ( ) is 2 (t ).dt (3.38)
1 V12 ( ) V12 ( ).D 3

D .Ts
( ) t .dt
2 2
isef (3.39)
Ts Leq 2 0
3.Leq 2 . fs 2
Para a corrente eficaz na chave em um perodo de rede so utilizadas as expresses

(3.40) e (3.41):
15

1

I sef
2
i sef
2
( ).d (3.40)
0
V1 p D3
I sef (3.41)
Leq . fs 6
3.10 CORRENTE MDIA NA INDUTNCIA MAGNETIZANTE:
A corrente mdia na indutncia magnetizante igual corrente mdia na chave, como

j mostrado anteriormente. Portanto:
V1 p .D 2
I smed (3.42)
.Leq . fs
3.11 CORRENTE EFICAZ NA INDUTNCIA MAGNETIZANTE:
Analisando a forma de onda da corrente na indutncia magnetizante, atravs da Figura

7, observa-se que a corrente de circulao desprezvel por apresentar um valor muito
pequeno.
Com esta simplificao, a corrente eficaz instantnea e de rede na indutncia

magnetizante so dadas pelas expresses (3.43) e (3.44), respectivamente.
V12 ( ).D 3
iLMef 2 ( ) . 1 .sen( ) (3.43)
3.LM 2 . fs 2
V1 p D 3 4. .D 3
I LMef . (3.44)
LM . fs 6 9
3.12 CORRENTE EFICAZ NA INDUTNCIA DE SADA
Novamente, para o clculo da corrente eficaz na indutncia de sada, ser desprezada

a corrente de circulao, que bastante pequena.
Dessa forma, a corrente eficaz em um perodo de chaveamento e de rede obtida de

maneira similar a realizada para o clculo da corrente eficaz na indutncia magnetizante,
dadas pelas expresses (3.45) e (3.46), respectivamente.
16
V12 ( ).D 3
iLoef 2
( ) . 1 .sen( ) (3.45)
3.Lo 2 . fs 2
V1 p D 3 4. .D 3
I Loef . (3.46)
Lo . fs 6 9
3.13 CORRENTE EFICAZ NO CAPACITOR DE ACOPLAMENTO
Analisando o circuito do conversor na Figura 3, verifica-se que:
I cef 2 I LMef 2 I sef 2 (3.47)
Substituindo as expresses (3.44) e (3.41) em (3.47), obtm-se a corrente eficaz no

capacitor de acoplamento, dada pela expresso (3.48).
V1 p D3
I cef . ( . 2 24. . 2 ) (3.48)
Leq . fs 6
Onde:
Lo
(3.49)
Lo LM
3.14 CORRENTE EFICAZ NO CAPACITOR DE SADA
Novamente, analisando o circuito do conversor, dado pela Figura 3, verifica-se que:
I coef 2 I Loef 2 I Roef 2 (3.50)
Substituindo as expresses (3.46) e (3.26) em (3.50), obtm-se a corrente eficaz no

capacitor de sada, dada pela expresso (3.51).
V1 p D 3 4. .D 3 2 .D 4
I coef . (3.51)
Lo . fs 6 9 16 2
17
3.15 CORRENTE EFICAZ NO DIODO
A partir da forma de onda da corrente no diodo D, exposta na Figura 7, possvel

representar a funo desta corrente como mostra a expresso (3.52), para o clculo da
corrente eficaz no diodo.
Vo .t
iD* (t ) (3.52)
Leq
A corrente mdia instantnea e para um perodo de rede so dadas pelas expresses

(3.53) e (3.54):
1
Ts
V1 p 2 .D 3 . .sen3 ( )
Ts 0
iDef 2
( ) iD (t ).dt
*
(3.53)
3.Leq 2 . fs 2
2V1 p .D 3
I Def ( ) (3.54)
3.Leq . fs
3.16 ANLISE DO FATOR DE POTNCIA
Seja o fator de potncia e a potncia mdia de entrada dados pelas equaes (3.55) e
(3.56), respectivamente:
Pin
FP cos( ) (3.55)
Vinef .I inef
2
1
Pin
2 v
0
in ( ).iin ( ).d (3.56)
Como na entrada colocado um filtro passa-baixas, que ir filtrar as componentes

harmnicas de ordem elevadas, a corrente de entrada considerada desprovida dessas
componentes. Portanto, a corrente de entrada dada pelo valor da corrente mdia
instantnea, devido ao efeito desse filtro de entrada.
Dessa forma:
iin ( ) ismed ( ) (3.57)
E a potncia mdia de entrada ser:
18
V1 p 2 .D
Pin (3.58)
4.Leq . fs
A corrente eficaz de entrada calculada por:
2
1 V1 p .D 2
i ( ).d
2
I inef (3.59)
2
in
0 8.Leq fs
Tambm se sabe que:
V1 p
Vinef (3.60)
2
Substituindo as equaes (3.58), (3.59) e (3.60) na equao (3.55), obtm-se a

expresso do fator de potncia da estrutura, dado pela equao (3.61):
FP 1, 0.cos( ) (3.61)
Com isso verifica-se que o fator de potncia unitrio e independe de qualquer

varivel do sistema, desde que a corrente e tenso de entrada estejam em fase.
3.17 FILTRO DE ENTRADA
O filtro de entrada de fundamental importncia para que o conversor opere sem

introduzir harmnicas de ordem elevada na rede, e ele no pode produzir defasagem entre
tenso e corrente de entrada.
O procedimento de projeto do filtro de entrada foi retirado da referncia [3]. Para

calcular o capacitor de filtro necessrio obter a resistncia vista pela rede. Esta fornecida
pela expresso (3.62).
V1 p 2
Rz (3.62)
2.Pin
1
Cf (3.63)
2.c .Rz .
Onde:
19
: coeficiente de amortecimento
c : velocidade angular de corte
O coeficiente de amortecimento deve ser maior que 0,7 de forma a evitar oscilaes
indesejveis.
0, 7 1, 0 (3.64)
A velocidade angular de corte dada por:
1
c (3.65)
C f .L f
A partir das expresses (3.63) e (3.65), possvel obter a indutncia do filtro, dada
pela expresso (3.66).
1
Lf (3.66)
C f .c 2
3.18 CAPACITOR DE ACOPLAMENTO
O capacitor de acoplamento do conversor Zeta possui uma corrente eficaz elevada,

por isso, na especificao do capacitor deve-se observar o valor dessa corrente, e verificar a
resistncia srie equivalente dos capacitores, de forma que o aquecimento que ser
produzido seja suportvel e que no prejudique o perfeito funcionamento do sistema.
Outra especificao que limita a escolha do capacitor a de energia acumulada pelo

mesmo em cada ciclo.
A energia armazenada no capacitor C na segunda etapa a mesma que foi

acumulada na energia magnetizante na primeira etapa, como mostrado na expresso
(3.67). Novamente, a corrente de circulao ser desprezada para os clculos, por
apresentar um valor bastante baixo.
Ec ELm (3.67)
1
Ec C (VcM 2 Vcm 2 ) (3.68)
2
20
1
ELm LM .I LmP 2 (3.69)
2
Substituindo a expresso (3.11) da corrente de pico na indutncia de magnetizao em

(3.69), obtm-se a expresso abaixo:
V1 p 2 .D 2
ELm 2
sen 2 ( ) (3.70)
2.LM . fs
Substituindo as expresses (3.68) e (3.69) em (3.67), obtm-se a expresso (3.71)

para o capacitor de acoplamento
V1 p 2 .D 2
C (3.71)
LM . fs 2 .(VcM 2 Vcm 2 )
3.19 CAPACITOR DE SADA
O capacitor de sada responsvel por eliminar a componente de tenso com o dobro

da freqncia da rede. Portanto, deve-se obter uma expresso que relacione a ondulao
da tenso de sada, e a corrente no capacitor de sada.
A ondulao de tenso no capacitor obtida a partir da sua reatncia e corrente de

pico, como mostrado em (3.72).
Vcp X c .I cp (3.72)
Sendo a impedncia capacitiva dada por:
1
Xc (3.73)
2 . f .Co
Sendo f a freqncia da tenso retificada, ou seja, o dobro da freqncia de rede.

Substituindo a equao (3.73) em (3.72), obtm-se o valor de capacitncia em funo da
corrente de pico:
I cp
Co (3.74)
4 . fin .Vcp
Para encontrar a expresso final do clculo de Co, necessrio obter o valor da

corrente de pico que circula no capacitor. Sejam as seguintes consideraes:
21
vin ( ) V1 p .sen( ) (3.75)
iin ( ) I1 p .sen( ) (3.76)
pin ( ) vin ( ).iin ( ) (3.77)
Como o fator de potncia da estrutura unitrio, pode-se considerar:
sin ( ) pin ( ) V1 p .I1 p .sen 2 ( ) (3.78)
A potncia instantnea de sada dada por:
so ( ) Vo .I Lo ( ) (3.79)
Supondo as perdas nulas no conversor, as potncias instantneas de entrada e sada

sero iguais, como mostrado em (3.80):
so ( ) sin ( ) (3.80)
Substituindo (3.78) e (3.79) em (3.80), obtm-se a corrente instantnea atravs da

indutncia de sada:
V1 p .I1 p
I Lo ( ) sen 2 ( ) (3.81)
Vo
Como o conversor considerado ideal, pode-se afirmar que a potncia de sada pode
ser encontrada por:
V1 p .I1 p
Po (3.82)
2
Sabe-se que:
1 1
sen 2 ( ) cos(2 ) (3.83)
2 2
Substituindo as expresses (3.82) e (3.83) em (3.81), obtm-se:
Po Po
I Lo ( ) cos(2 ) (3.84)
Vo Vo
22
Como a componente mdia de corrente do indutor de sada no passa pelo capacitor

de sada, a corrente do capacitor de sada dada pela expresso (3.85):
Po
I Co ( ) cos(2 ) (3.85)
Vo
Ento a corrente de pico no capacitor de sada ser:
Po
I cp (3.86)
Vo
Substituindo a ondulao de tenso pela ondulao pico a pico e a relao (3.86) em

(3.74), obtm-se a capacitncia de sada:
Po
Co (3.87)
2 . fin .Vo .Vcpp
23
4 PROJETO E SIMULAO
Neste captulo ser realizado um projeto do conversor Zeta como PFC e operando em
MCD. A simulao do projeto mostrada, de forma a validar o equacionamento e a anlise
realizada no captulo anterior.
4.1 ESPECIFICAES E PARMETROS
A simulao do sistema completo foi baseada num exemplo de projeto, cujos dados
so apresentados a seguir. A planilha de clculo detalhada se encontra em anexo neste
trabalho.
Os parmetros do circuito apresentado na Figura 8 so apresentados a seguir:
Especificaes:
- Tenso de sada: Vo ' 60V
- Tenso de pico da entrada: V1 p 311V
- Potncia de sada: Po 200W
- Freqncia de chaveamento: f s 50kHz
- Freqncia da rede: fin 60 Hz
n1
- Relao do transformador: 3
n2
- Ondulao da tenso de sada: Vo ' 0, 05.Vo '
- Ondulao da tenso no capacitor de acoplamento: Vc ' 0, 05.Vc '
Clculos preliminares:
- Tenso de sada refletida:
Vo a.Vo '
Vo 180V
24
- Corrente de carga:
Po 200W
Po
Io '
Vo '
I o ' 3,33 A
- Corrente de carga refletida ao primrio:
Po
Io
Vo
I o 1,11A
- Resistncia de carga:
Vo '2
Ro '
Po
Ro ' 18
Clculo dos parmetros L e C do circuito de potncia:
- Razo cclica mnima:
Vo
Dc
V1 p Vo
Dc 0,367
- Indutncia equivalente crtica:
V1 p

Vo
1, 73
V1 p . . Dc
2
Lc
4.I o . fs
Lc 324,97 H
25
- Escolha das indutncias:
Leq 0, 75.Lc
Leq 243, 7 H
Se for definido: Lm Lo
Lm Lo L 2.Leq
L 487,5 H
Lm 487,5 H
Lo 487,5 H
2
N
Lo ' 2 .L 54,17 H
N1
- Razo cclica nominal:
4.Leq .I o . fs
Dnom
V1 p .
Dnom 0,317
- Capacitor de acoplamento:
26
V1 p 2 .D 2
C
LM . fs 2 .(VcM 2 Vcm 2 )
VcM Vo Vc
Vcm Vo Vc
C 1, 23 F
2
N
C ' 1 .C
N2
C ' 11, 07 F
- Capacitor de sada:
Po
Co
2 . fin .Vo .Vo
Co 327,5 F
2
N
Co ' 1 .Co
N2
Co ' 2,95mF
- Projeto do filtro:
V1 p 2
Rz 241,8
2.Pin
f c 20. f in 1, 2kHz
1
Cf 274, 2nF
2.c .Rz .
1
Lf 64,14mH
C f .c 2
27
4.2 SIMULAES
Figura 8 Circuito simulado
A simulao realizada com o propsito de validar toda a teoria apresentada neste

trabalho. Com os parmetros definidos anteriormente, o circuito foi simulado no software
PSIM, e apresentado na Figura 8.
Os resultados da simulao realizada, operando com carga nominal, so
apresentados a seguir:
Figura 9- Tenso e corrente de entrada
possvel verificar que a corrente senoidal, isenta de harmnicas, e possui um

deslocamento bastante pequeno em relao tenso de entrada.
A distoro harmnica da corrente nula, o nico fator que influencia o fator de
potncia o deslocamento entre tenso e corrente de entrada:
cos
FP
1 TDH 2
Sendo:
28
5,16o
cos 0,996
FP 0,996
Verifica-se que o fator de potncia da estrutura bem prximo ao unitrio, conforme
desejado.
Figura 10 Detalhe da tenso e corrente de entrada
A Figura 11 apresenta a tenso de sada do conversor:
Figura 11 Tenso de sada
29
O valor mdio da tenso de sada do conversor 61,48V, que implica em um reduzido

erro de 2,5% do valor nominal em regime permanente.
A ondulao da tenso de sada em relao ao valor mdio de regime permanente
de menos de 2%, satisfazendo as especificaes de projeto.
Figura 12 Tenso no capacitor de acoplamento
A tenso do capacitor de acoplamento pode ser observada na Figura 12. Este

capacitor foi calculado de forma a limitar a ondulao de tenso em cada perodo de
chaveamento. A ondulao do capacitor de acoplamento, em cada perodo de
chaveamento, permaneceu menor que 5%, conforme especificado.
Figura 13 Corrente no diodo
30
A corrente no diodo mostrada abaixo, na Figura 13 e na Figura 14.

possvel observar a descontinuidade da corrente no diodo, e o valor mximo de
corrente no diodo que de 23,69A.
Figura 14 Detalhe da corrente no diodo
Figura 15 Corrente nas indutncias magnetizante e de sada, respectivamente
31
5 CONCLUSES
A anlise do conversor zeta isolado em conduo descontnua, aplicado correo de

fator de potncia, foi apresentada atravs de uma sucinta anlise terica que posteriormente
foi comprovada atravs de resultados de simulao.
O conversor zeta tem a vantagem de poder ser facilmente isolado e naturalmente
limita a corrente de partida do conversor. Alm do mais, a estrutura de controle para o
conversor zeta em MCD fica bastante simplificada, necessitando apenas de uma malha de
tenso para regular a tenso de carga, j que os picos de corrente seguem naturalmente a
tenso de entrada.
Outra vantagem do conversor zeta que a corrente de entrada isenta de harmnicas
de baixa ordem, pois diretamente proporcional tenso de entrada. Portanto, necessrio
apenas um filtro LC de entrada para filtrar as harmnicas inerentes freqncia de
chaveamento e garantir o fator de potncia unitrio e independente da carga.
Uma desvantagem deste conversor, inerente aos conversores que trabalham no modo
de conduo descontnua, so os elevados valores de corrente de pico e eficaz nos
componentes, provocando considerveis perdas em conduo.
Observa-se atravs deste trabalho que este conversor uma boa alternativa para
aplicaes correo de fator de potncia em pequenas potncias onde se requer
isolamento da rede.
32
6 BIBLIOGRAFIA
[1] D. C. Martins, I. Barbi. Conversores CC-CC Bsicos No Isolados, 2 ed. Florianpolis,

Editora do Autor, 2006.
[2] A. Pres, D. C Martins, I. Barbi. Zeta applied in power factor correction. Power
Electronics Specialists Conference, June 1994.
[3] A. Pres. Fonte Chaveada Isolada com Alto Fator de Potncia Utilizando o Conversor
Zeta em Conduo Descontnua. Dissertao de Mestrado, Universidade Federal de
Santa Catarina, 1993.
[4] I. Barbi. Anlise do conversor flyback em conduo descontnua aplicado correo
de fator de potncia. Publicao interna do INEP, Florianpolis, 2008.
[5] R. W. Erickson. Fundamentals of Power Electronics. Second Edition, Chapman &
Hall, New York, 1997.
[6] I. Barbi. Projetos de Fontes Chaveadas. 2 ed. Florianpolis, Editora do Autor,
Florianpolis, 2007.
33
7 ANEXO PLANILHA DE CLCULO
7.1 METODOLOGIA DE PROJETO
Para a realizao do projeto, sero seguidos os seguintes passos:
a) Especificao dos dados de entrada e sada do conversor;
- Tenso de sada;
- Tenso de pico da entrada;
- Potncia de sada;
- Freqncia de chaveamento;
- Freqncia da rede.
b) Clculos preliminares;
c) Determinao da razo cclica;
d) Clculo da indutncia equivalente crtica, e das indutncias magnetizante e de

sada;
e) Clculo dos capacitores de acoplamento e de sada;
f) Clculo do filtro de entrada.
7.2 DADOS DO PROJETO
34
7.3 CLCULO DOS PARMETROS DO CIRCUITO
35
36
ANLISE E PROJETO DO CONVERSOR CUK NO

MODO DE CONDUO DESCONTNUA (MCD) APLICADO
CORREO DO FATOR DE POTNCIA
Disciplina: Retificadores PWM com correo de Potncia

EEL6513
Alunos: Ivan Horvath Codas
Joselito A. Heerdt
DATA 08/12/2008

ANLISE E PROJETO DO CONVERSOR CUK NO MODO DE CONDUO DESCONTNUA
(MCD) APLICADO CORREO DO FATOR DE POTNCIA
SUMRIO
1. INTRODUO -------------------------------------------------------------------------------------------1
2. ANLISE QUALITATIVA ---------------------------------------------------------------------------3
2.1 Etapas de Funcionamento..................................................................................... 3

3. ANLISE QUANTITATIVA-------------------------------------------------------------------------6
3.1 Equaes para o Conversor Operando no MCD. .................................................. 6

3.2 Mxima Razo Cclica para Conduo Descontnua............................................. 8
3.3 Corrente de Carga................................................................................................. 9
3.4 Corrente de entrada ............................................................................................ 10
3.5 Clculo dos parmetros do circuito: .................................................................... 11
3.5.1 Clculo do indutor de entrada (L1)------------------------------------------------------ 11
3.5.2 Clculo do indutor de sada (L2)--------------------------------------------------------- 11
3.5.3 Clculo do capacitor de acoplamento (C1) ------------------------------------------- 12
3.5.4 Clculo do Capacitor de Sada (C):----------------------------------------------------- 12
4. METODOLOGIA DE PROJETO ----------------------------------------------------------------------- 15
4.1 Projeto do Conversor .......................................................................................... 15

5. SIMULAO DO CONVERSOR CUK EM MCD E CFP ---------------------------------------------- 17
5.1 Formas de onda do circuito de sada .................................................................. 17

5.2 Formas de onda nos indutores e no capacitor de acoplamento........................... 19
5.3 Formas de onda da tenso e da corrente de entrada .......................................... 21
5.4 Simulao com controle da tenso de sada ....................................................... 23
6. CONCLUSES ---------------------------------------------------------------------------------------- 26
REFERNCIAS ------------------------------------------------------------------------------------------- 27
ANEXO I------------------------------------------------------------------------------------------------------ 28
RETIFICADORES PWM COM CORREO DE FATOR DE POTNCIA (EEL-6513)

Joselito A. Heerdt / Ivan Horvath Codas
1. INTRODUO
O conversor Ck pode ser aplicado correo de fator de potncia de fontes de

alimentao, e pode operar nos dois modos de conduo: modo de conduo contnua (MCC)
e modo de conduo descontnua (MCD). O MCD dado pela extino da corrente no diodo e
o estudo desse mecanismo o objeto deste trabalho.
A Fig. 1 mostra um conversor CC-CC do tipo Ck tradicional, que a base para o
estudo e possibilita maior facilidade no entendimento e na formulao matemtica deste
conversor.
Fig. 1 - Conversor Ck CC-CC
Este conversor propicia a correo de fator de potncia quando associado em cascata

com as pontes retificadoras convencionais. A conduo descontnua traz caractersticas
interessantes de operao. Algumas vantagens e desvantagens so abordadas na tabela
abaixo.
Tab. 1 Caractersticas do conversor Cuk para o modo MCD
VANTAGENS DESVANTAGENS
Operao com freqncia constante Inverso da tenso de sada
Corrente com seguimento da forma de Acoplamento eltrico

onda da tenso, sem necessidade de
Perdas de conduo elevadas devido

1
controle. aos elevados valores eficazes das

correntes
Possibilidade de acoplamento dos
magnticos
Dispensa sensores de corrente
Pode operar em malha aberta
Opera como regulador de estgio nico
Em relao a outras topologias empregadas para a correo de fator de potncia,

possui caractersticas que esto relacionadas na Tab. 2 abaixo.
Tab. 2 Caractersticas de conversores para CFP

2
2. ANLISE QUALITATIVA
Na Fig. 2 apresenta-se o diagrama esquemtico do sistema completo. A fonte Vi

representa a rede eltrica de 60 Hz, que retificada e alimenta o conversor CC-CC Cuk.
Considerando-se que a freqncia de chaveamento muito maior do que a freqncia
da tenso de entrada da rede e pode-se considerar, a fim de simplificar a anlise, a tenso de
entrada senoidal como sendo uma tenso constante para cada perodo de chaveamento e
descrever as etapas de operao para o conversor em sua configurao CC-CC, embora as
amplitudes de tenso e corrente variem com a tenso de entrada para cada perodo de
comutao.
Fig. 2- Estrutura de potncia do conversor Cuk associado a um retificador de onda completa a

diodos
2.1 Etapas de Funcionamento
Para o estudo das etapas de operao sero consideradas as seguintes condies:

Modo de conduo descontnua (MCD).
Freqncia de chaveamento fs muito maior que a da rede f.
Capacitor de sada C grande o suficiente para manter sua tenso constante
durante um perodo de chaveamento.
Indutor de entrada L1 muito maior que o indutor de sada L2.
Carga R constante.

3
1 Etapa (intervalo t1): Esta etapa de funcionamento representada na Fig. 3, onde a

chave S1 encontra-se conduzindo e o diodo D encontra-se bloqueado.
Nesta etapa o indutor L1 armazena energia recebida da fonte retificada. As correntes
sobre L1 e L2 crescem linearmente at atingir seus valores de pico no tempo DTS, conforme
mostrado na Fig. 6, quando a chave S1 comandada a bloquear. A corrente da chave S neste
intervalo iS=iL1+iL2.
Fig. 3- 1 Etapa de operao no intervalo t1
2 Etapa (intervalo t2): Esta etapa de funcionamento representada na Fig. 4 onde a

chave S1 encontra-se bloqueada e o diodo D conduzindo.
Nesta etapa, o indutor L1 transfere a sua energia acumulada para o capacitor C1,
atravs do diodo D, que tambm conduz a corrente do indutor L2. As correntes sobre os
indutores L1 e L2 decrescem linearmente at o final do intervalo t2, quando atingem os valores
I e I, respectivamente, fazendo com que a corrente em D se anule (Fig. 6).

4
Fig. 4- 2 Etapa de operao no intervalo t2
3 Etapa (intervalo t3): Esta etapa de funcionamento representada na Fig. 5, onde a

chave S1 ainda encontra-se bloqueada e o diodo D entra em bloqueio devido a sua corrente se
anular ao final da etapa anterior.
Nesta etapa as correntes nos indutores L1 e L2 so iguais e constantes, no ocorrendo
armazenamento de energia nos campos magnticos. O capacitor C1 armazena energia e o
capacitor C fornece energia para a carga at o prximo perodo de chaveamento Ts.
Fig. 5 - 3 Etapa de operao no intervalo t3
As formas de onda bsicas que regem o comportamento do conversor, operando em

MCD, so apresentadas na Fig. 6.

5
Formas de Onda do Conversor Cuk DCM
t1 t2 t3 t1 t2 t3
Comando t[s] Comando t[s]

Ts Ts
Vi Vc1-Vo
VL1(t) t[s] VL2(t) t[s]
Vi-Vc1 (-Vo)
Ip1 Ip2
iL1(t) t[s] iL2(t) t[s]

(-i)
Ip1+Ip2
Vc1
Vi
Vs1(t) t[s]
iL1(t)+iL2(t)
t[s] Vc1
S1 D1
Vo
VD1(t) t[s]
Fig. 6 - Formas de ondas correspondentes as etapas de operao nos intervalos t1, t2 e t3
3. ANLISE QUANTITATIVA
3.1 Equaes para o Conversor Operando no MCD.
Na Fig. 6 apresenta-se a forma de onda de corrente no indutor L1, ao longo de um

perodo de chaveamento.
No intervalo de (t1) a corrente em L1 cresce de modo linear partindo de um valor inicial
I at atingir o valor mximo i p1 e obedecendo a funo:

6
Vir
iL1 (t ) = I + t (3.1)
L1
Da mesma forma a corrente no indutor L2 cresce linearmente de I at atingir i p 2
conforme a expresso
iL 2 (t ) = I +
(VC1 Vo ) t (3.2)
L2
Sabendo que VC1 = Vir + Vo a equao (3.2) pode ser reescrita
Vir
iL 2 (t ) = I + t (3.3)
L2
Aps o interruptor ser comandado a bloquear inicia-se o intervalo (t2), durante o qual
ocorre a descarga dos indutores L1 e L2 segundo as funes das equaes (3.4) e (3.5)
apresentadas abaixo:
Vo
iL1 (t ) = I p1 + t (3.4)
L1
Vo
iL 2 (t ) = I p 2 + t (3.5)
L2
Onde
Vir
I p1 = I + d1Ts
L1
(3.6)
V
I p2 = I + ir d1Ts
L2

7
Esta etapa termina quando a corrente no diodo se anula. O intervalo tempo que decorre
at a corrente se anular pode ser definido conforme a equao (3.7).
Vir
t2 = d1Ts (3.7)
Vo
No intervalo (t3) as correntes nos indutores respeitam a equao (3.8).
iL1 (t ) = iL 2 (t ) = I (3.8)
Outra expresso relevante para esta etapa exposta na equao (3.9), que define a
durao da etapa
t1 + t2 + t3 = Ts (3.9)
Por outro lado, a tenso da fonte Vi evolui de modo senoidal. Portanto tem-se:
Vi = Vi p sen ( ) (a )
Vir = Vi p sen ( ) (b ) (3.10)
onde = (120 ) t
3.2 Mxima Razo Cclica para Conduo Descontnua
A condio limite para se ter corrente descontnua no diodo D ocorre se o intervalo t3

existir, ou seja, se for respeitada a equao
t1 + t2 < Ts (3.11)
Substituindo a equao (3.7) em (3.11) resulta em

8
Vo
d1 < (3.12)
Vo + Vir
Estabelecendo na equao (3.13) como a relao entre a tenso de sada e o pico da

tenso de entrada.
Vo
= (3.13)
Vi p
Para garantir descontinuidade durante todo o perodo da rede, toma-se a situao mais
crtica o pico da tenso de entrada ou seja, a equao (3.10)(b) com = 90 . A equao
(3.12) pode finalmente ser escrita sob a forma

d1 < (3.14)
+1
3.3 Corrente de Carga
A transferncia de potncia carga ocorre no intervalo em que o diodo est

conduzindo. O valor mdio da corrente no diodo o prprio valor da corrente de carga. Dessa
forma, conforme a Fig. 6 a corrente no diodo pode ser escrita da seguinte forma
2
1 d 2 T Vi p sen ( )

Io =
( ip1 + ip 2 ) t2 = 1 s d (3.15)
2 Ts 0 2 Leq Vo
Onde Leq dado por
L1 L2
Leq = (3.16)
L1 + L2

9
Substituindo a funo trigonomtrica por sua identidade e resolvendo a integral:

1 cos 2 sen 2

sen 2 0 sen ( 2 0 )
0 ( sen )d = 0 2 2
2
d = 2 = =
4 0 2 4 2 4 2
(3.17)
Portanto:
Vi p 2 .d12 .Ts
Io = (3.18)
Vo 4 Leq
3.4 Corrente de entrada
Considerando um rendimento de 100% e aceitando que a corrente na entrada

puramente senoidal. Pode ser estabelecido o seguinte equacionamento.
Pin = Pout
Vi p Ii p (3.19)
= Vo I o
2 2
Com o auxlio da equao (3.18) obtm-se o seguinte resultado
Vi p .d12 .Ts
Ii p = (3.20)
2 Leq

10
3.5 Clculo dos parmetros do circuito:
3.5.1 Clculo do indutor de entrada (L1)
O clculo deste parmetro feito com base na ondulao mxima permitida na corrente
de entrada que um parmetro estipulado no projeto e, portanto ser adotado como valor
conhecido.
Vi (t ) Vi p sen( )
I i = t1 = t1 (3.21)
L1 L1
Para o caso de maior ondulao em = 90 a equao (3.21) resulta em
Vi p
L1 = d1Ts (3.22)
i1
3.5.2 Clculo do indutor de sada (L2)
Utilizando a equao (3.20), isolando o parmetro desejado obtm-se
Vi p .d12 .Ts
Leq = (3.23)
2 Ii p
Modificando a equao (3.16) de maneira apropriada chega-se equao (3.24)
L1 Leq
L2 = (3.24)
L1 Leq

11
3.5.3 Clculo do capacitor de acoplamento (C1)
Consultando a literatura encontrada percebe-se que no h uma equao analtica

muito profunda sobre a determinao do capacitor de acoplamento. Ser adotada a
metodologia proposta por [4].
O capacitor C1 escolhido de modo a garantir baixa ondulao de tenso para
freqncias elevadas sem comprometer as variaes de baixa freqncia.

Basicamente procura-se evitar ressonncia nas freqncias de interesse, escolhendo
como freqncia de ressonncia algo entre uma dcada abaixo de Fs e uma dcada acima de
Frede.O ajuste fino feito posteriormente com o auxilio de um software dedicado.
Com rede < r < s
1
C1 = 2
(3.25)
.( L1 + L2 )
r
Onde
rede freqncia da tenso da fonte de alimentao
r freqncia de ressonncia
s freqncia de chaveamento
Vale salientar que poderia ser instituda outra maneira de clculo desse parmetro por
exemplo, estipular um valor mximo de ondulao e encontrar equaes auxiliares atravs do
balano de carga e balano de energia do capacitor em questo.
3.5.4 Clculo do Capacitor de Sada (C):
Pela lei dos ns, tem-se:
iL 2 ( ) = iC ( ) + iR ( ) (3.26)

12
Sabe-se que:
iC ( ) = iL 2CA ( ) (3.27)
iR ( ) = iL 2 CC = I o (3.28)
Fig. 7 - Circuito equivalente para clculo do capacitor de sada
V = X I (3.29)
Cp C Cp
Mas
1
X = (3.30)
C 2 f x C
Considerando a freqncia fundamental da senoide retificada
fx = 2 f (3.31)
rede
Substituindo (3.30) e (3.31) em (3.29) resulta na equao mostrada abaixo
II
Cp Cp
V = = (3.32)
Cp 2 f C 4 f C
x rede

13
A equao que determina o valor do capacitor em funo da corrente de pico mxima

que o atravessa mostrada na equao (3.33)
I
Cp
C= (3.33)
4 f rede V
Cp
Para poder utilizar a equao apresentada acima, necessrio calcular o valor de pico
da corrente no capacitor.
Pin ( ) = Vi p .Ii p .sen 2 ( ) (3.34)
A potncia instantnea na sada dada por
Po ( ) = V I L 2 ( ) (3.35)
Considerando rendimento de 100%.
Vi p .Ii p .sen 2 ( ) = V .I L 2 ( ) (3.36)

Ii p
I ( ) = .sen 2 ( ) (3.37)
L2
Da identidade trigonomtrica que segue:
1 1
sen 2 ( ) = .cos(2 ) (3.38)
2 2
Resulta que:
Vi p .Ii p Vi p.Ii p
I L 2 ( ) = . .cos(2 ) (3.39)
2.V 2.V
P P
I L 2 ( ) = .cos(2 ) (3.40)
V V

14
A componente contnua da corrente I L 2 ( ) drenada pela carga. Dessa forma, a
corrente q circula pelo capacitor dada pela expresso :
P
I c ( ) = .cos(2 ) (3.41)
V
Onde a corrente pico no capacitor :
P
I = (3.42)
Cp V
Substituindo (3.42) em (3.33) resulta em:
P
C=
2 f rede Vcpp V
(3.43)
onde Vcpp = 2 Vcp
4. METODOLOGIA DE PROJETO
4.1 Projeto do Conversor
apresentado a seguir um exemplo de projeto para o conversor Cuk operando em

conduo descontnua aplicado correo de fator de potncia.
O projeto deve atender as seguintes especificaes:

15
Vi p = 311V
Vo = 250V
Po = 500W
(4.1)
fs = 50kHz
Ii = 10% Ii p
Vo = 5% Vo
O projeto detalhado est no Anexo I deste documento, onde apresentada a planilha

de clculo completa. Os parmetros so obtidos diretamente da planilha , e transcritos abaixo:
L1= 7,93mH
L2= 165,90H
C1= 782,00nF
C2= 500F
Ro= 125
Ang1= 147.50

16
5. SIMULAO DO CONVERSOR CUK EM MCD E CFP
O conversor Cuk no modo de conduo descontnua (MCD), para uso em

correo de fator de potncia (CFP), foi simulado na ferramenta de software PSIM, a fim de se
comprovar os resultados previstos teoricamente.
A Fig. 5.1 mostra o diagrama de simulao construdo no PSIM.
Fig. 5.1 - Diagrama de simulao construdo no PSIM
5.1 Formas de onda do circuito de sada
Na Fig. 5.2 podem ser observados os formatos das formas de onda no indutor
L2, no capacitor de sada C2 e na carga R. Os intervalos de tempo de crescimento da corrente
em L2 esto relacionados aos instantes em que a chave S est conduzindo (Etapa 1) e os
intervalos de decrescimento so relativos a conduo do diodo D (Etapa 2). Nos intervalos em
que as correntes em L1 e L2 atingem o mesmo valor, com S e D bloqueados, caracteriza a
fase das correntes constantes (Etapa 3). Na mesma Fig. 5.2 pode ser observada a tenso de
sada Vo constante.

17
Fig. 5.2 Formas de onda de corrente do filtro de sada e da tenso Vo, em escala de tempo de
chaveamento
A Fig. 5.3 mostra as mesmas grandezas da Fig. 5.2 para uma escala de tempo
da ordem da freqncia da rede. Pode-se observar que a envoltria superior dos sinais de
corrente de L2 e C2 so senoidais e que a tenso de sada apresenta uma pequena ondulao
(ripple) na freqncia 2 x frede (120Hz) , na ordem de 4,2%.

18
Fig. 5.3 - Formas de onda de corrente do filtro de sada e da tenso Vo, em escala de tempo da
ordem da freqncia da rede
5.2 Formas de onda nos indutores e no capacitor de acoplamento
Na Fig. 5.4 podem ser observadas as formas de onda de corrente nos indutores
L1, L2 e no capacitor de acoplamento C1. J na Fig. 5.5 esto apresentadas as formas de
onda de tenso nestes mesmos componentes. A tenso em C1 apresenta um ripple de 9,3%.

19
Fig. 5.4 Formas de onda de corrente em L1, L2 e C1, durante a comutao
Fig. 5.5 - Formas de onda de tenso em L1, L2 e C1, durante a comutao

20
A Fig. 5.6 mostra as mesmas grandezas da Fig. 5.4 para uma escala de tempo
da ordem da freqncia da rede. Pode-se observar que a corrente do indutor de entrada L1
apresenta uma forma de senoidal retificada.
Fig. 5.6 - Formas de onda de corrente em L1, L2 e C1, em escala de tempo de rede
5.3 Formas de onda da tenso e da corrente de entrada
A corrente de entrada do retificador, associado ao conversor Cuk no modo MCD,

apresenta naturalmente um formato senoidal em sincronismo com a forma da tenso da rede,
conforme pode ser observado na Fig. 5.7. A corrente apresenta pouco contedo harmnico de
baixa freqncia, mesmo sem a incluso de qualquer filtro de entrada, como mostrado na Fig.
5.8.

21
Fig. 5.7 - Formas de onda da tenso e da corrente de entrada do retificador
Fig. 5.8 Espectro harmnico da corrente de entrada

22
A corrente de entrada do retificador apresenta uma pequena deformao na passagem

por zero, chamado de Efeito Cusp, conforme amplamente encontrado na literatura.
Fig. 5.9 - Detalhe da tenso e da corrente de entrada, evidenciando o efeito Cusp
5.4 Simulao com controle da tenso de sada
Nesta simulao utilizou-se um controlador (PI) para a tenso de sada, conforme

mostra a Fig. 5-10, cujo projeto est no Anexo I. Os parmetros de entrada utilizados foram os
mesmos de [3], mostrados abaixo:
Vip= 180V
L1= 2,4mH
L2= 149H
C1= 0,39 F
C2= 500 F
Ro= 200

23
Neste ensaio foram efetuadas alteraes da carga de 50% para 100% e vice-versa,
conforme mostra a Fig. 5-11. As mudanas de carga ocorreram nos tempos 0,4s e 0,7s,
respectivamente.
Pela Fig. 5-11 pode-se observar que ocorreu uma variao mxima de
aproximadamente 10%, para ambos os casos, e a sada voltou ao valor desejado por volta de
0,1 segundos.
Outros parmetros e controladores podem ser utilizados, podendo melhorar a
performance do sistema.
Fig. 5-10 Diagrama de simulao construdo no PSIM, com controle da tenso de sada

24
Fig. 5-11 Formas de onda da tenso de sada (a) e da corrente e tenso de entrada (b), para
alteraes de 50 a 100% de carga (0,4s) e de 100 a 50% de carga (0,7s)

25
6. CONCLUSES
O conversor Cuk no modo de conduo descontnua (MCD) foi estudado para sua
aplicao em correo do fator de potncia (CFP).
Verificou-se que com este conversor se obtm uma corrente senoidal na entrada, sem
necessidade de controle (razo cclica constante) e de qualquer uso de filtro de entrada.
Para que o conversor opera desta forma, no entanto, deve-se calcular qual o valor da
razo cclica mxima, para os valores dos parmetros projetados.

26
REFERNCIAS
[1] Brkovic M.; Cuk, S.: Input Current Shaper Using Cuk Converter. Proc. of
INTELEC 92, Washington, USA
[2] BARBI, I.; Martins, D. C., Eletrnica de Potncia Conversores CC-CC Bsicos
No Isolados. Edio do Autor. Florianpolis, 2000.
[3] BARBI, I., Eletrnica de Potncia - Projetos de fontes chaveadas. Edio do

Autor. Florianpolis, 2001.
[4] SIMONETTI, D. S. L.; SEBASTIN, J.; UCEDA, J., The Discontinuous Conduction
mode Sepic and Cuk Power Factor Preregulators: Analysis and Design. IEEE
Transactions on Industrial Electronics, October, 1997.
[5] SIMONETTI, D. S. L.; SEBASTIN, J.; UCEDA, J.; DOS REIS, F. S., Design
Criteria for Sepic and Cuk Converters as Power Factor Preregulators in
Discontinuous Conduction Mode. IEEE, 1992.
[6] SINGH, Bhim; AGRAWAL, Mahima. Analysis and Design of Single-Phase Power
Factor-Corrected ACDC Cuk Converter with High-Frequency Isolation. Int. J.
Energy Technology and Policy, Vol. 4, Nos. 1/2, 2006
[7] ERICKSON, R. W., Fundamentals of Power Electronics. Ed. Chapman & Hall. New
York, USA, 1997.

27
Anexo I
PLANILHA DE CALCULO DO PROJETO

28
Projeto do conversor Ck DCM para correo de

Fator de Potncia
Dados de Entrada
180
Vi := V
Tenso de Entrada: 2 [RMS]
Vo := 100V
Tenso de Sada:
Po := 100W
Potncia de Sada:
fs := 50KHz
Freqncia de operao:
frede := 60Hz
Freqncia da rede:
Iin% := 40%
Ondulao mxima de corrente de entrada:
Vo% := 5%
Ondulao mxima de tenso de sada:
Tenso de referencia nominal Vref := 5V
Tenso de pico da Portadora Dente-de-serra: VM := 10V VM

VM :=
V
RETIFICADORES PWM COM CORREO DE FATOR DE POTNCIA (EEL-6513) 29

Determinao de parmetros:
Vip := 2 Vi Vip = 180 V

Vo
:= = 0.556
Vip
2
Vo
R o := R o = 100
Po
2 Po
Iip := Iip = 1.111 A
Vip
Iip
IinRMS := IinRMS = 0.786 A
2
Iin := Iin% Iip Iin = 0.444 A
Vo := Vo Vo% Vo = 5 V
Condio para operao DCM:

d c := d c = 0.357
+ 1
Para garantir DCM, escolhe-se: d 1 := .295
Calculo das indutncias:
2
d1 Vip
Leq := Leq = 140.98 H
2fs Iip
Vip d 1
L1 := L1 = 2.389 mH
Iin fs
L1 L2
Leq =
L1 + L2
L1 Leq
L2 := L2 = 149.82 H
L1 Leq

Calculo do capacitor de acoplamento:

Adotando a freqncia de ressonncia fr := 5KHz
1
C 1 := C 1 = 399.009 nF
2
(2 fr) (L1 + L2)
Calculo do capacitor de sada:
Po
C 2 :=
2 frede Vo Vo 4
C 2 = 5.305 10 F C2
C 2 :=
F
6
Valor comercial utilizado: C 2 := 500 10
Modelo Pequenos Sinais da Planta para Vo/d
ZL := Ro ZL
ZL = 100
ZL :=

r2 := Ro
r2 = 100 r2
r2 :=

2
Vip d 1
j2 := j2 = 6.78 A j2
Vo 2 Leq fs j2 :=
A
ZL r2 j2
Gdo := Gdo = 338.983 Ganho da Planta
r2 + ZL
(
r2 + ZL )
o := o = 40
(
C2 r2 ZL )
o
fo := fo = 6.366 Frequencia do plo
2

Gdo
Gvd( f ) :=
( 2 f i) Funo Transferencia da Planta
1+
o
Modelo da Realimentao
Vref = 5 V Tenso de referencia nominal
Vo = 100 V Tenso de sada nominal
Vref Funo Transferencia da Medio

HI := HI = 0.05
Vo
Modelo do Modulador PWM

VM = 10
1
M PWM := M PWM = 0.1 Funo Transferencia da Planta
VM
Modelo da FTMA sem compensador

4
f := 0 , 0.5 .. 10 Vetor de frequencia
FTMA sem controlador

Tu ( f ) := HI M PWM Gvd( f )
(
DBTu ( f ) := 20 log Tu( f ) ) Ganho em DB de Tu

Ganho em DB
20
DB Tu( f )
40
60
80
3 4
1 10 100 1 10 1 10
f
Frequencia de cruzamento = 9Hz
180 Fase em graus de HI

(
faseHI( f ) := arg Tu ( f ) )
Fase em graus
0
20
40
faseHI( f ) 60
80
100
120
3 4
1 10 100 1 10 1 10
f

Funo Transferncia do Compensador PI
Valor escolhido para o ganho: Kp := 0.5
fz1 := 7.96
Valor escolhido para a frequencia do zero
z1 := 2 fz1 z1 = 50.014
1
Ti := Ti = 0.02 Cte. de Tempo do Integrador
z1
KPI := Kp z1 Ganho final do PI
Kp + 1
( 2 f i)
z1
C PI( f ) :=
F.T. do controlador
1
( 2 f i)
z1
(
DBCpi( f ) := 20 log CPI( f ) ) Ganho em DB
Ganho em DB
20
DB Cpi( f ) 0
20
3
1 10 100 1 10
f

180
( )
faseCpi( f ) := arg C PI( f ) Fase em graus

Fase em graus
10
10
30
faseCpi( f )
50
70
90
3
1 10 100 110
f
Modelo da FTMA com compensador
TPI( f ) := HI M PWM Gvd( f ) CPI( f )

FTMA com controlador
Ganho em DB de Tu
(
DBTpi( f ) := 20 log TPI( f ) )

Ganho em DB
20
10
0
DB Tpi( f )
10
20
30
3
1 10 100 1 10
f
Pelo grfico a frequencia de cruzamento ficou em 6Hz
180 Fase em graus de Tpi

( )
faseTpi( f ) := arg TPI( f )

Fase em graus
70
75
80
faseTpi( f ) 85
90
95
100
3
1 10 100 1 10
f

Gerao de arquivo de parmetros para uso no PSIM
1
Ti := Ti = 0.02
z1
C 2 := C2 F
Vip
"Vip="
V
L1
"L1="
H
L2
"L2="
H
C1
PCuk := "C1="
F
C2
"C2="
F

Ro ....\ParametCukPI.txt
"Ro="

"Kp=" Kp
"Ti=" Ti PCuk



Apostila PFC DCM

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Apostila PFC DCM

Uploaded by

Copyright:

Available Formats

CORREOATIVADOFATORDE

ANLISE DO CONVERSOR BOOST EM CONDUO DESCONTNUA APLICADO

A Presenta-se nesse captulo o estudo, desenvolvimento e projeto de um conversor

A tcnica da conduo descontnua aplicada correo de fator de potncia no

As principais vantagens deste conversor so:

Controle simplificado, uma vez que a corrente segue naturalmente a tenso de

1.2 PRINCPIOS DE OPERAO

A fim de se simplificar a anlise, ser considerado o conversor boost em sua

Ao se abrir a chave Sp em t = t1, o diodo Dp entra em conduo. O indutor Lin e a

Durante esta etapa a chave Sp e o diodo Dp encontram-se bloqueados. A fonte Vin no

1.3 ANLISE GLOBAL

Vin (t ) V p .sen(t ) (0.4)

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

O tempo de conduo da chave Sp constante, portanto os picos da corrente no

A corrente de pico no indutor definida pela expresso (3.6):

A variao da corrente de entrada (i) ser a mesma tanto no intervalo de conduo da

i (t1 ) i (t2 ) (0.7)

1.3.1 MXIMA RAZO CCLICA PARA CONDUO DESCONTNUA

A fim de se garantir conduo descontnua durante todo o perodo de rede, deve-se

Assumindo que o pico da senide a conduo crtica, tem-se:

1.3.2 CARACTERSTICA DE SADA

A corrente mdia na sada para um perodo de chaveamento definida pela expresso:

Onde fs = freqncia de chaveamento.

1.3.3 MXIMA INDUTNCIA DE ENTRADA

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

1.3.4 CORRENTE DE ENTRADA PARA UM INTERVALO DE CHAVEAMENTO

A equao (3.29) define a corrente mdia no tempo de crescimento da corrente de

Considerando que a freqncia de chaveamento muito maior do que a freqncia de

1.3.6 CORRENTE EFICAZ NA ENTRADA DURANTE UM SEMI-CICLO DE REDE

A corrente eficaz na entrada durante um semi-ciclo de entrada definida por:

A potncia de entrada definida pela expresso:

1.3.8 FATOR DE POTNCIA

A corrente de entrada no puramente senoidal. Ela contm certa distoro

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

1.3.9 TAXA DE DISTORO HARMNICA

A taxa de distoro harmnica definida pela expresso:

1.4 ESFOROS NOS COMPONENTES

A fim de se dimensionar os semicondutores e o indutor de entrada, importante a

1.4.1 CORRENTE MDIA NA CHAVE SP

A corrente mdia na chave Sp para um perodo de chaveamento definida pela

E importante notar que a integrao realizada em (0.43) no integrou o termo sin(t),

1.4.2 CORRENTE EFICAZ NA CHAVE SP

A corrente eficaz na chave Sp para um perodo de chaveamento definida pela

A corrente eficaz na chave Sp para um perodo de rede definida pela expresso.

Normalizando a corrente eficaz em Sp pela corrente de carga Io:

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

1.4.4 CORRENTE EFICAZ NO DIODO DP

Corrente eficaz no diodo Dp para um perodo de chaveamento definida pela

A corrente eficaz no diodo para um perodo de rede definida pela expresso:

Normalizando pela corrente de carga:

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

1.4.5 CORRENTE EFICAZ NO INDUTOR DE ENTRADA.

A corrente eficaz no indutor de entrada e definida pela expresso:

I LinEFICAZ I SpEFICAZ 2 I DpEFICAZ 2 (0.59)

A Fig. Erro! Nenhum texto com o estilo especificado foi encontrado no

1.4.6 RELAO ENTRE CORRENTE MDIA DE ENTRADA E CORRENTE MDIA DE SADA

1.5 METODOLOGIA DE PROJETO

O procedimento para o projeto do conversor boost operando em conduo descontnua

1) Como dados de entrada tem-se:

2) Calcula-se a mxima razo cclica para se garantir a descontinuidade de corrente.

5) Calculam-se os esforos de corrente nos componentes do circuito para dimensionamento

1.6 EXEMPLO DE PROJETO

a) Deseja-se construir um prottipo cujas especificaes so descritas abaixo:

b) Mxima razo cclica para garantir a descontinuidade da corrente.