You are on page 1of 8

Universidad Nacional Abierta y a Distancia

Vicerrectora Acadmica y de Investigacin


Gua para el desarrollo del Proyecto Final

1. Descripcin general del curso

Escuela o Unidad Escuela de Ciencias Bsicas, Tecnologa e


Acadmica Ingeniera
Nivel de Profesional
formacin
Campo de Formacin disciplinar
Formacin
Nombre del curso Electrnica Digital
Cdigo del curso 243004
Tipo de curso Metodolgico Habilitable Si No
Nmero de 4
crditos

2. Descripcin de la actividad

Tipo de Individua Colaborativ Nmero de


2
actividad: l a semanas
Momento de Intermedia,
Inicial Final
la evaluacin: unidad:
Entorno de entrega de actividad:
Peso evaluativo de la
Seguimiento y evaluacin
actividad: 125
Fecha de inicio de la
Fecha de cierre de la actividad: 13
actividad:
de Diciembre de 2017
30 de Noviembre de 2017
Competencia a desarrollar:
Disea circuitos secuenciales de forma correcta, a travs del uso
apropiado de los conceptos bsicos y utilizando VHDL.
Temticas a desarrollar:
Diseo de Sistemas Digitales compuestos por elementos
combinacionales y secuenciales.
Pasos, fases o etapa de la estrategia de aprendizaje a
desarrollar
Paso 7: Proyecto Final
Actividad a desarrollar
1. Disee un circuito que permita contar las personas que entran a
una discoteca. El diseo tendr una entrada pulsador que se
pondr en alto cada vez que una persona cruza la puerta.

Para hacer el diseo el grupo colaborativo deber usar el circuito


Debounce circuit (el cual se encuentra en los templates de
Vivado). El grupo colaborativo deber implementar este circuito,
simularlo, comprender su funcionamiento e incluirlo en el diseo.

El diseo debe contener:

a) Diagrama de bloques
b) Descripcin en VHDL con al menos al menos dos COMPONENTS
y un archivo de alto nivel.
c) Diagrama RTL generado por el software. El diagrama RTL debe
coincidir con el diagrama de bloques planteado en el tem a.
d) Simulacin: Tenga en cuenta que cada vez que cada vez que
una persona pasa por la puerta, la entrada pulsador
permanece en alto por varios ciclos de reloj (Ver figura 1).

La simulacin debe ser similar a la mostrada en la figura 1.

IMPORTANTE: Todas las implementaciones en VHDL se deben hacer


utilizando el software Vivado. La implementacin se debe evidenciar en
el informe con el pantallazo de la descripcin de VHDL y con el
pantallazo del RTL. El Pantallazo debe seguir la indicaciones dadas
en el video de la actividad de reconocimiento, de lo contrario el
aporte no se considerar vlido.

Entornos Aprendizaje Colaborativo


para su Aprendizaje prctico
desarrollo Evaluacin y seguimiento

Individuales:
Aportes en el foro colaborativo, en los que cada
estudiante evidencie sus aportes al desarrollo del
proyecto final, tanto la parte escrita como la
implementacin en VHDL usando el software Vivado.

Colaborativos:

Un informe en el entorno de Entorno de Evaluacin,


Paso 7.
Productos
a entregar El archivo se deber entregar en formato pdf con el
por el nombre: Paso7_Grupo##. La estructura del informe
estudiante colaborativo debe ser la siguiente:

o Portada con los datos de los participantes que


contribuyeron al trabajo.
o Contenido del informe:
Diagramas de bloques con los diseos.
Pantallazos de las implementaciones en
VHDL.
Simulacin de cada uno de los componentes
del diseo.
Simulacin del diseo completo.

Lineamientos generales del trabajo colaborativo para el


desarrollo de la actividad
Cada estudiante deber revisar comprensivamente la
Planeacin
bibliografa propuesta en el entorno de Conocimiento.
de
actividades
Cada estudiante ir desarrollando los ejercicios
para el
propuestos en esta gua e ir compartiendo sus
desarrollo
respuestas en el foro colaborativo. Se sugiere que los
del trabajo
aportes se hagan en Word y utilizando un editor de
colaborativo
ecuaciones de ser necesario.
Roles a
desarrollar
por el
No se requiere que los estudiantes seleccionen un rol
estudiante
especfico para el desarrollo de la actividad.
dentro del
grupo
colaborativo
Siguiendo los principios de accin responsable
estipulados por la UNAD, se debe llegar a un trabajo
coordinado, argumentado y que cumpla con los
tiempos de entrega de los productos solicitados, por
esto es importante que cada estudiante disee un plan
de trabajo a partir de las actividades planteadas, de la
siguiente manera:
Roles y
responsabili Responsabilidades individuales:
dades para Establecer un cronograma para hacer la lectura
la del texto gua.
produccin Revisar los video tutoriales que se encuentran en
de el entorno de conocimiento.
entregables Realizar los ejercicios y las implementaciones en
por los VHDL.
estudiantes Hacer aportes en el foro colaborativo, con los
ejercicios que se van realizando.

Responsabilidades grupales:

Preparacin de los entregables.


Revisin de los entregables.
Entrega del producto final.

Para la entrega de los productos solicitados, tener


presente lo siguiente:

1. Si el estudiante ingresa tres das antes del cierre


de la actividad y/o realiza menos de tres
participaciones (aportes reales al trabajo) en el foro, no
se tendr en cuenta en el trabajo entregado y su nota
ser cero (0).
2. No se reciben trabajos enviados a espacios
diferentes al creado para tal fin.
3. No se calificarn trabajos enviados fuera de la
fecha y hora de cierre de las actividades establecidas
en la agenda del curso.
El informe NO requiere una seccin de Bibliografa. Si
Uso de
el grupo colaborativo desea incluir algunas referencias
referencias
deber utilizar el formato IEEE.
En el acuerdo 029 del 13 de diciembre de 2013,
artculo 99, se considera como faltas que atentan
contra el orden acadmico, entre otras, las siguientes:
literal e) El plagiar, es decir, presentar como de su
propia autora la totalidad o parte de una obra, trabajo,
documento o invencin realizado por otra persona.
Implica tambin el uso de citas o referencias faltas, o
proponer citad donde no haya coincidencia entre ella y
la referencia y liberal f) El reproducir, o copiar con
fines de lucro, materiales educativos o resultados de
Polticas de
productos de investigacin, que cuentan con derechos
plagio
intelectuales reservados para la Universidad.

Las sanciones acadmicas a las que se enfrentar el


estudiante son las siguientes:
a) En los casos de fraude acadmico demostrado en el
trabajo acadmico o evaluacin respectiva, la
calificacin que se impondr ser de cero punto cero
(0.0) sin perjuicio de la sancin disciplinaria
correspondiente.
b) En los casos relacionados con plagio demostrado en
el trabajo acadmico cualquiera sea su naturaleza, la
calificacin que se impondr ser de cero punto cero
(0.0), sin perjuicio de la sancin disciplinaria
correspondiente

Para conocer la forma como se referencian los


documentos consulte el siguiente documento: Centro
de Escritura Javeriano ( ) Normas APA. Sexta edicin.
Recuperado de
http://centrodeescritura.javerianacali.edu.co/index.php
?option=com_content&view=article&id=138:normas-
apa&catid=45:referencias-bibliograficas&Itemid=
4. Rbrica de evaluacin

Formato rbrica de evaluacin


Actividad Actividad
Tipo de actividad:
individual colaborativa
Momento de la Intermedia,
Inicial Final
evaluacin unidad
Aspectos Niveles de desempeo de la actividad individual Puntaj
evaluados Valoracin alta Valoracin media Valoracin baja e
El estudiante
Participacin El estudiante participa participa El estudiante NO
en la solucin oportunamente en el parcialmente en el participa en el diseo
terica del diseo de los diseo de los de los componentes 35
diseo componentes del diseo componentes del del diseo
diseo
(Hasta 35 puntos) (Hasta 20 puntos) (Hasta 5 puntos)
Participa en El estudiante hace
El estudiante NO hace
la El estudiante hace aportes de VHDL,
aportes de VHDL
implementaci aportes de VHDL pero estos no son
oportunamente en el
n de los oportunamente. relevantes o se 40
foro.
diferentes hacen tarde.
mdulos en
(Hasta 40 puntos) (Hasta 20 puntos) (Hasta 5 puntos)
VDHL
Aspectos Niveles de desempeo de la actividad colaborativa Puntaj
evaluados Valoracin alta Valoracin media Valoracin baja e
El grupo
El grupo colaborativo colaborativo
Desarrollo del El grupo colaborativo
desarroll acertivamente desarroll
Diseo NO desarroll el diseo
el diseo del circuito parcialmente el 25
propuesto del circuito propuesto
propuesto. diseo del circuito
propuesto
(Hasta 25 puntos) (Hasta 10 puntos) (Hasta 5 puntos)
El grupo colaborativo El grupo
implement el diseo colaborativo
El grupo colaborativo
Implementaci en VHDL y la simulacin implement
NO implement el 25
n en VHDL y evidencia el parcialmente el
diseo en VHDL
simulacin funcionamiento correcto diseo en VHDL y
del mismo. la simulacin
evidencia el
funcionamiento
correcto del mismo.
(Hasta 25 puntos) (Hasta 10 puntos) (Hasta 5 puntos)
Calificacin final 125

Aspecto evaluado

You might also like