Professional Documents
Culture Documents
Señal de alerta
Diseñe un sistema
secuencial usando la
Máquina de Moore que
sea el control de una
señal de alerta
Por Ejemplo:
Si S=0 y un selector S se hace 1, en el momento que la
secuencia de luces es (L0=0, L1=1 y L2=0),
correspondiente a la condición B de la secuencia Uno,
continuará hasta C y de ahí a todos encendidos (L0=1,
L1=1 y L2=1) y al siguiente pulso de reloj a condiciones
iniciales (L0=0, L1=0 y L2=0) y de ahí en adelante
continuará con la secuencia Dos.
b)
• Si
b) S=0
Si S=0
Ocurrirá
Ocurrirálalasecuencia
secuencia Uno
Uno(A,
(A,B,
B,C,C,A,A,B,B,C Cetc.)
etc.)
• b)
b) Si Si
S=0S=0
Ocurrirá
Ocurrirála
la secuencia
secuencia Uno
Uno(A,
(A,B,B,
C,C,
A,A,
B,B,
CCetc.)
etc.)
c)
• Si
c) S=1 ocurrirá
Si S=1 la secuencia
ocurrirá Dos
la secuencia (X,(X,
Dos Y, Z,
Y, X,
Z,Y,
X,Z,
Y,etc.)
Z, etc.)
c)
• Si
c) S=1 ocurrirá
Si S=1 la secuencia
ocurrirá Dos
la secuencia (X,(X,
Dos Y, Z,
Y, X,
Z,Y,
X,Z,
Y,etc.)
Z, etc.)
c)
• Si
c) S=1 ocurrirá
Si S=1 la secuencia
ocurrirá Dos
la secuencia (X,(X,
Dos Y, Z,
Y, X,
Z,Y,
X,Z,
Y,etc.)
Z, etc.)
Tabla de estados
S=0 S=1
E0
E1
E2
E3
E4
E5
E6
E7
Tabla de estados
S=0 S=1
E0 E1 E4
E1
0 E2
E3
E4
1
E5
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
0
E2
E3
E4
E5
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
E2 E3
E3
E4
E5
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
E2 E3
E3 E1
E4
E5
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
E2 E3
E3 E1
E4 E5
E5
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
E2 E3
E3 E1
E4 E5
E5 E6
E6
E7
S=0 S=1
E0 E1 E4
E1 E2
E2 E3
E3 E1
E4 E5
E5 E6
E6 E4
E7
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3
E3 E1
E4 E5
E5 E6
E6 E4
E7
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3
E3 E1
E4 E5
E5 E6
E6 E4
E7
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1
E4 E5
E5 E6
E6 E4
E7
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5
E5 E6
E6 E4
E7
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5
E5 E6
E6 E4
E7
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5
E5 E6
E6 E4
E7 E0
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5 E5
E5 E6
E6 E4
E7 E0
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5 E5
E5 E6 E6
E6 E4
E7 E0
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5 E5
E5 E6 E6
E6 E7 E4
E7 E0 E0
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5 E5
E5 E6 E6
E6 E7 E4
E7 E0 E0
Tabla de estados
S=0 S=1
E0 E1 E4
E1 E2 E2
E2 E3 E3
E3 E1 E7
E4 E5 E5
E5 E6 E6
E6 E7 E4
E7 E0 E0
8 Estados
2 1
3o4 2
5a8 3
9 a 16 4
11
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1
E2
E3
E4
E5
E6
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2
E3
E4
E5
E6
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3
E4
E5
E6
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 1 0 0
E4
E5
E6
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 1 0 0
E4 1 1 0
E5
E6
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 1 0 0
E4 1 1 0
E5 0 1 1
E6 1 0 1
E7
Asignación de
Valores a los L2 L1 L0
estados
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 1 0 0
E4 1 1 0
E5 0 1 1
E6 1 0 1
E7 1 1 1
Asignación de
Valores a los
L2 L1 L0
estados N(10)
Q2 Q1 Q0
E0 0 0 0 0
E1 0 0 1 1
E2 0 1 0 2
E3 1 0 0 4
E4 1 1 0
E5 0 1 1
E6 1 0 1
E7 1 1 1
Asignación de
Valores a los
L2 L1 L0
estados N(10)
Q2 Q1 Q0
E0 0 0 0 0
E1 0 0 1 1
E2 0 1 0 2
E3 1 0 0 4
E4 1 1 0 6
E5 0 1 1 3
E6 1 0 1 5
E7 1 1 1 7
Entradas y Salidas
L2 L1 L0
N(10)
Q2 Q1 Q0
E0 0 0 0 0
E1 0 0 1 1
E2 0 1 0 2
E3 1 0 0 4
E4 1 1 0 6
E5 0 1 1 3
E6 1 0 1 5
E7 1 1 1 7
Archivo ABEL-HDL
MODULE alerta
"Entrada
Clk,S Pin 1,2;
"salidas Registradas
Q2..Q0 pin 19..17 istype 'reg';
Archivo ABEL-HDL
"asignación de valores L2 L1 L0
N(1
a los estados Q2 Q1 Q0 0)
Declarations E0 0 0 0 0
E0=[0,0,0]; E1 0 0 1 1
E1=[0,0,1]; E2 0 1 0 2
E2=[0,1,0]; E3 1 0 0 4
E4
E3=[1,0,0]; 1 1 0 6
E5 0 1 1 3
E4=[1,1,0];
E6 1 0 1 5
E5=[0,1,1]; E7 1 1 1 7
E6=[1,0,1];
E7=[1,1,1];
Archivo ABEL-HDL
State_diagram Sinc
State E0:
If !S then E1 else E4; S=0 S=1
State E1:
goto E2; E0 E1 E4
State E2: E1 E2 E2
goto E3;
State E3: E2 E3 E3
If S then E7 else E1; E3 E1 E7
State E4:
goto E5; E4 E5 E5
State E5:
E5 E6 E6
goto E6;
State E6: E6 E7 E4
If S then E4 else E7;
E7 E0 E0
State E7:
goto E0;
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
Archivo ABEL-HDL
Test_vectors
([Clk,S]->[Q2,Q1,Q0])
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
END
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
Archivo ABEL-HDL
Test_vectors
([Clk,S]->[Q2,Q1,Q0])
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,0]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
[.c.,1]->[.x.,.x.,.x.];
END
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
Truth_Table
([Entrada, Estado presente]:>[Estado próximo])
[1, 6]:>[3]; E4 E5 E5
E5 E6 E6
[1, 3]:>[5];
E6 E7 E4
[1, 5]:>[6];
E7 E0 E0
[1, 7]:>[0]
Ing. José Luis Uculmana Matias Sistemas Digitales I
Mayo de 2009 Electrónica Digital II
Universidad Nacional San Luis Gonzaga de Ica
Facultad de I ingeniería Mecánica y Eléctrica
Secuencia de Luces
OBJETIVO PARTICULAR.- Durante el desarrollo de esta
actividad, se obtendrá el diseño de un circuito con un
display con LED’s destellantes, dicho Display tiene 4
LED’s que encienden y apagan en una secuencia
particular que dependerá de una señal de control X.
ESPECIFICACIONES: t A B C D
Secuencia A 0 0 0 0 0
Si X=0 Ocurrirá la
1 0 1 1 0
secuencia “A” (Los cuadros
blancos indican que la luz está 2 1 1 1 1
apagada, los cuadros obscuros
indican que la luz está encendida).
3 1 0 0 1
0 0 0 0 0
Secuencia A X=0 t A B C D
0 0 0 0 0
1 0 1 1 0
2 1 1 1 1
3 1 0 0 1
0 0 0 0 0
Secuencia A Secuencia B
A B C D A B C D
0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 1 1 0 0 0
2 1 1 0 0
2 1 1 1 1
3 1 1 1 1
3 1 0 0 1
4 1 1 1 0
0 0 0 0 0
0 0 0 0 0
Secuencia A Secuencia B
A B C D A B C D
E0 0 0 0 0 E0 0 0 0 0
E1 0 1 1 0 E4 1 0 0 0
E5 1 1 0 0
E2 1 1 1 1
E2 1 1 1 1
E3 1 0 0 1
E6 1 1 1 0
X=0
X=1
Tabla de Estados
X=0 X=1
E0
E1
E2
E3
E4
E5
E6
X=0
X=0 X=1
E0 E1
E1 E2
E2 E3
E3 E0
E4
E5
E6
X=1
X=0 X=1
E0 E1 E4
E1 E2
E2 E3 E6
E3 E0
E4 E5
E5 E2
E6 E0
X=0 X=1
Que hacer con E7 E0 E1 E4
E1 E2 E2
E2 E3 E6
E3 E0 E0
E4 E5 E5
E5 E2 E2
E6 E0 E0
E7
X=0 X=1
Que hacer con E7 E0 E1 E4
E1 E2 E2
E2 E3 E6
E3 E0 E0
E4 E5 E5
E5 E2 E2
E6 E0 E0
E7 E0 E0
X=0 X=1 A B C D
E0 E1 E4 0 0 0 0
E1 E2 E2 0 1 1 0
E2 E3 E6 1 1 1 1
E3 E0 E0 1 0 0 1
E4 E5 E5 1 0 0 0
E5 E2 E2 1 1 0 0
E6 E0 E0 1 1 1 0
E7 E0 E0 0 0 0 0
MODULE luc
"Entradas
Clk,X pin 1,2;
"salidas Combinacionales
A,B,C,D pin 19..16 istype 'com';
"salidas Registradas
Q2..Q0 pin 15..13 istype 'reg';
T=[Q2..Q0];
equations
T.clk=Clk;
Q2 Q1 Q0
declarations
E0
E0=[0,0,0];
E1=[0,0,1]; E1
E2=[0,1,0]; E2
E3=[0,1,1]; E3
E4=[1,0,0]; E4
E5=[1,0,1]; E5
E6=[1,1,0];
E6
E7=[1,1,1];
E7
X=0 X=1
state_diagram T State E6:
E0 E1 E4
State E0: A=1;B=1;C=1;D=0;
goto E0; E1 E2 E2
A=0;B=0;C=0;D=0;
State E7: E2 E3 E6
IF X then E4 else E1;
State E1: A=0;B=0;C=0;D=0; E3 E0 E0
test_vectors
([Clk,X]->[Q2])
[.c.,0]->[.x.];
[.c.,0]->[.x.];
[.c.,0]->[.x.];
[.c.,0]->[.x.];
[.c.,0]->[.x.];
[.c.,0]->[.x.];
[.c.,1]->[.x.];
[.c.,1]->[.x.];
[.c.,1]->[.x.];
[.c.,1]->[.x.];
[.c.,1]->[.x.];
[.c.,0]->[.x.];
[.c.,0]->[.x.];
END
Proyecto Adicional 12