计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一

项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个
基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个 S 周期（状态周
期）组成。通常用内存中读取一个指令字的最短时间来规定 CPU 周期，(也就是计算机通过
内部或外部总线进行一次信息传输从而完成一个或几个微操作所需要的时间）)，它一般由
12 个时钟周期（振荡周期）组成，也是由 6 个状态周期组成。而振荡周期=1 秒/晶振频率，
因此单片机的机器周期=12 秒/晶振频率 。[

简介
节拍与状态：把振荡脉冲的周期定义为节拍（用 p 表示）。振荡脉冲经过二分频后定义为状
态。一个状态就包含两个节拍。[1]
指令周期（Instruction Cycle）：取出并执行一条指令的时间。[1]
总线周期（BUS Cycle）：也就是一个访存储器或 I/O 端口操作所用的时间。[1]
时钟周期（Clock Cycle）：又称震荡周期，是处理操作的最基本单位。(晶振频率的倒数）
[1]

指令周期、总线周期和时钟周期之间的关系：一个指令周期由若干个总线周期组成，而一
个总线周期时间又包含有若干个时钟周期。[1]
一个总线周期包含一个（只有取址周期）或多个机器周期。[1]

指令周期
CPU 每取出一条指令并执行这条指令，都要完成一系列的基本操作，这一系列基本操作所
需要的时间通常叫做一个指令周期。换言之指令周期是取出一条指令并执行这条指令的时
间。由于各条指令的操作功能不同，因此各种指令的指令周期是不尽相同的。[1] 例如一条加
法指令的指令周期同一条乘法指令的指令周期是不相同的。 指令周期常常用若干个 CPU 周
期数来表示，CPU 周期也称机器周期。指令不同，所需的机器周期数也不同。对于一些简单
的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其
它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个
以上的机器周期。通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令
称为双周期指令。[1]

总线周期
1. 微 处 理 器 是 在 时 钟 信 号 CLK 控 制 下 按 节 拍 工 作 的 。 8086/8088 系 统 的 时 钟 频 率 为
4.77MHz，每个时钟周期约为 200ns。
2.由于存贮器和 I/O 端口是挂接在总线上的，CPU 对存贮器和 I/O 接口的访问，是通过总线
实现的。通常把 CPU 通过总线对微处理器外部（存贮器或 I/O 接口）进行一次访问所需时
间称为一个总线周期。一个总线周期一般包含 4 个时钟周期，这 4 个时钟周期分别称 4 个状
态即 T1 状态、T2 状态、T3 状态和 T4 状态。[1]

时钟周期
一个 CPU 周期时间有包含若干个时钟周期。时钟周期定义为时钟脉冲的倒数（可以这样来
理解，时钟周期就是单片机外接晶振的倒数，例如 12M 的晶振，它的时间周期就是 1/12
μs），是计算机中最基本的、最小的时间单位。[1]
在一个时钟周期内，CPU 仅完成一个最基本的动作。由于时钟脉冲是计算机的基本工作脉
冲，它控制着计算机的工作节奏（使计算机的每一步都统一到它的步调上来）。显然，对
同一种机型的计算机，时钟频率越高，计算机的工作速度就越快。但是，由于不同的计算
机硬件电路和器件的不完全相同，所以其所需要的时钟周频率范围也不一定相同。我们学
习的 8051 单片机的时钟范围是 1.2MHz-12MHz。[1]
一个机器周期包含六个状态周期（用 S 表示）。一个状态周期有两个节拍（用 P1、P2 表
示）。
8051 系列单片机的一个机器周期同 6 个 S 周期（状态周期）组成。也就是说一个机器周期
=6 个状态周期=12 个振荡周期（即时钟周期）。[1]

概念辨析
总结一下，它们之间的关系就是，指令周期由若干个机器周期组成，总线周期一般由 4 个
时钟周期组成。
机器周期和总线周期 并无明确的相互包含的关系。机器周期指的是完成一个基本操作的时
间，这个基本操作有时可能包含总线读写，因而包含总线周期，但是有时可能与总线读写
无关。[1]
指令周期：是 CPU 的关键指标[1] ，指取出并执行一条指令的时间。一般以机器周期为单位，
分单指令执行周期、双指令执行周期等。处理器的大部分指令（ARM、DSP）均采用单指令
执行周期。
机器周期：完成一个基本操作的时间单元，如取指周期、取数周期。[1]
时钟周期：CPU 的晶振频率的倒数的。(fantaxy:晶振一次需要的时间)
一个机器周期一般是一条指令花费的时间，也有些是 2 个机器周期的指令，DJNZ，是双周
期指令。
周期：就是时间，完成一次任务的时间[1]
时钟周期：这个名字的英文 clock cycle; clock period；时钟是用来计时的，是一个基本单位；
在计算机中，cpu 的晶振时间就是一个最最基本的单位，因此时钟周期很基本，别的周期
都用它来参考！[1]

时钟发生器以 14.318 MHz 晶振为时钟源，其内部的分频器将 14.318 MHz 分解成不同频率

的多路时钟分送。

主 要 的 频 率 ： PCI 总 线 的 33 MHz ， 北 桥 和 南 桥 使 用 的 66 MHz ， CPU 使 用 的 100

MHz/133MHz。时钟发生器一般

会对 14.318 MHz 信号进行增强后经“参考时钟输出脚”输出给南桥，如果主板省略了声卡或

网卡的晶振，

这个信号也会送给声卡或网卡。有的时钟发生器有两个 14.318 MHz 的参考输出。

大家有没有发现 windows 系统的电脑，点击任务栏最右边的时间，出现的时钟，秒针的摆

动是四快一慢呢。。继续科普一下 。。这其中的机制好复杂。。具体如下：

1.计算机中的心脏（频率源）：石英晶体振荡器
计算机和芯片本身通常并不具备时钟信号源，因此须由专门的时钟电路提供时钟信号，石
英晶体振荡器(Quartz Crystal
OSC)就是一种最常用的时钟信号振荡源。
石英晶体就是纯净的二氧化硅，是二氧化硅的单晶体，即我们常说的水晶。石英晶体
有天然(Crude)晶体和人工合成(synthetic)晶体两种。天然石英晶体的杂质
含量和形态等大多并不统一，因此电子线路中的晶体振荡器多使用人造石英晶体。
石英晶片之所以能当为振荡器使用，是基于它的压电效应：在晶片的两个极上加一电
场，会使晶体产生机械变形；在石英晶片上加上交变电压，晶体就会产生机械
振动，同时机械变形振动又会产生交变电场，虽然这种交变电场的电压极其微弱，但其
振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率(由晶片的
尺寸和形状决定)相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。石英
晶体振荡器的频率稳定度可达 10^-9/日，甚至 10^-11。例如 10MHz 的振荡器，
频率在一日之内的变化一般不大于 0.1Hz。因此，完全可以将晶体振荡器视为恒定的基
准.
频率源(石英表、电子表中都是利用石英晶体来做计时的基准频率)。从 PC 诞生至现在，
主板上一直都使用一颗 14.318MHz 的石英晶体振荡器作为基准频率源。
至于始终沿用 14.318MHz 这个频率的原因，或许是保持兼容性的需要。

2.变换频率的处理

计算机一直使用的是 Intel 8253 定时/计数器，它与 Intel 8259 中断芯片的通信使得中断服

务程序得以运转。
变换频率的工作是在 Intel 8284(时钟发生器/驱动器)中完成的。因为 Intel8284 芯片中集
成了三分频电路，提供给 CPU 和外设。
在 8284 与 8253 之间还有个 3 分频的分频器的
从 8284 到分频器，频率减低一倍（采样原则，采样频率必须是输出频率的 2 倍）
从分频器 8253 到，再频率减低一倍
所以 8284 的频率是 8253 的 2*3*2=12 倍 即：14.318MHz／12=1193181HZ。

3.中断的频率

Intel 8253 PIT 每个通道都有一个向下减小的计数器，8254IT 的输入时钟信号的频率是

14.318MHz／12=1193181HZ，即一秒钟输入 1193181 个时钟信号。
对于每一个时钟信号，其时间通道的计数器减 1。对通道 0 而言，当其计数器减到 0 时，
PIT 就向系统产生一次时钟中断，表示系统的一个时钟节拍。
对于通道 0 计数器，可以设置初值，对于不同大小的初值，其产生时钟中断的时间就会不
同，据此，可以为系统设置不同的时钟节拍。
16 位通道计数器最大值是 0xFFFF，所对应的时钟中断频率是 1193181／65536＝
18.2HZ，即每秒产生 18.2 次时钟中断。
4.系统时钟的实现

在 BIOS（基本输入输出系统）中的第 0x1c 号中断是一个时钟中断，它每秒钟产生 18.2 次

的中断。
该中断实际上不起什么作用，它是一个只有一条中断返回语句的空中断。
在程序执行中，将第 0x1c 号中断的地址向量指向另外编写的一个中断处理程序（函数）：

晶振是石英振荡器的简称，英文名为 Crystal，它是时钟电路中最重要的部件，它的主要作
用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳定会
造成相关设备工作频率不稳定，自然容易出现问题。
晶振还有个作用是在电路产生震荡电流,发出时钟信号.

晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态
下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可
达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称
为压控振荡器（VCO）。

振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据电路设
计，在某个时刻专门完成特定的任务，如果没有一个时序控制的标准时刻，整个数字电路
就会成为“聋子”，不知道什么时刻该做什么事情了。

晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持
同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。

晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同
频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。

电路中，为了得到交流信号，可以用 RC、LC 谐振电路取得，但这些电路的振荡频率并不

稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高品质
因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到 10^(-9)至 10^(-
11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。

石英晶振不分正负极, 外壳是地线，其两条不分正负
晶振的使用
晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工
学上这个网络有两个谐振点，以频率的高低分其中较低 的频率是串联谐振，较高的频率是
并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范
围内，晶振等效为一个电感，所以只要晶 振的两端并联上合适的电容它就会组成并联谐振
电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等
效为电感的频率范围很窄， 所以即使其他元件的参数变化很大，这个振荡器的频率也不会
有很大的变化。
晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可
以得到晶振标称的谐振频率。
一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶
振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的
容量值就应该等于负载电容，请注意一般 IC 的引脚都有等效输入电容，这个不能忽略。
 一般的晶振的负载电容为 15p 或 12.5p ，如果再考虑元件引脚的等效输入电容，则两个
22p 的电容构成晶振的振荡电路就是比较好的选择。
晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振
需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，但无
源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更
换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器，可以提供高精度的
频率基准，信号质量也较无源晶振要好。
每种芯片的手册上都会提供外部晶振输入的标准电路，会表明芯片的最高可使用频率等参
数，在设计电路时要掌握。与计算机用 CPU 不同，单片机现在所能接收的晶振频率相对较
低，但对于一般控制电路来说足够了。
晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振（谐振）的英文名
称不同，无源晶振为 crystal（晶体），而有源晶振则叫做 oscillator（振荡器）。无源晶振需
要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不
准确；有源晶振是一个完整的谐振振荡器。
　　谐振振荡器包括石英（或其晶体材料）晶体谐振器，陶瓷谐振器，LC 谐振器等。
　　晶振与谐振振荡器有其共同的交集有源晶体谐振振荡器。
　　石英晶片所以能做振荡电路（谐振）是基于它的压电效应，从物理学中知道，若在晶
片的两个极板间加一电场，会使晶体产生机械变形；反之，若在极板间施加机械力，又会
在相应的方向上产生电场，这种现象称为压电效应。如在极板间所加的是交变电压，就会
产生机械变形振动，同时机械变形振动又会产生交变电场。一般来说，这种机械振动的振
幅是比较小的，其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率
（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因
此石英晶体又称为石英晶体谐振器。 其特点是频率稳定度很高。
　　石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体
振荡器是利用石英晶体的压电效应来起振，而石英晶体谐振器是利用石英晶体和内置 IC 来
共同作用来工作的。振荡器直接应用于电路中，谐振器工作时一般需要提供 3.3V 电压来维
持工作。振荡器比谐振器多了一个重要技术参数为：谐振电阻（RR），谐振器没有电阻要
求。RR 的大小直接影响电路的性能，也是各商家竞争的一个重要参数。
概述
　　微控制器的时钟源可以分为两类：基于机械谐振器件的时钟源，如晶振、陶瓷谐振槽
路；基于相移电路的时钟源，如：RC (电阻、电容)振荡器。硅振荡器通常是完全集成的 RC
振荡器，为了提高稳定性，包含有时钟源、匹配电阻和电容、温度补偿等。图 1 给出了两种
时钟源。图 1 给出了两个分立的振荡器电路，其中图 1a 为皮尔斯振荡器配置，用于机械式
谐振器件，如晶振和陶瓷谐振槽路。图 1b 为简单的 RC 反馈振荡器。

图 1. 简单时钟源：(a) 皮尔斯振荡器 (b) RC 反馈振荡器

机械式谐振器与 RC 振荡器的主要区别
　　基于晶振与陶瓷谐振槽路(机械式)的振荡器通常能提供非常高的初始精度和较低的温
度系数。相对而言，RC 振荡器能够快速启动，成本也比较低，但通常在整个温度和工作电
源电压范围内精度较差，会在标称输出频率的 5%至 50%范围内变化。图 1 所示的电路能产
生可靠的时钟信号，但其性能受环境条件和电路元件选择以及振荡器电路布局的影响。需
认真对待振荡器电路的元件选择和线路板布局。在使用时，陶瓷谐振槽路和相应的负载电
容必须根据特定的逻辑系列进行优化。具有高 Q 值的晶振对放大器的选择并不敏感，但在
过驱动时很容易产生频率漂移(甚至可能损坏)。影响振荡器工作的环境因素有：电磁干扰
(EMI)、机械震动与冲击、湿度和温度。这些因素会增大输出频率的变化，增加不稳定性，并
且在有些情况下，还会造成振荡器停振。

振荡器模块
　　上述大部分问题都可以通过使用振荡器模块避免。这些模块自带振荡器、提供低阻方波
输出，并且能够在一定条件下保证运行。最常用的两种类型是晶振模块和集成硅振荡器。晶
振模块提供与分立晶振相同的精度。硅振荡器的精度要比分立 RC 振荡器高，多数情况下能
够提供与陶瓷谐振槽路相当的精度。
功耗
　　选择振荡器时还需要考虑功耗。分立振荡器的功耗主要由反馈放大器的电源电流以及
电路内部的电容值所决定。CMOS 放大器功耗与工作频率成正比，可以表示为功率耗散电
容值。比如，HC04 反相器门电路的功率耗散电容值是 90pF。在 4MHz、5V 电源下工作时，
相当于 1.8mA 的电源电流。再加上 20pF 的晶振负载电容，整个电源电流为 2.2mA。
　　陶瓷谐振槽路一般具有较大的负载电容，相应地也需要更多的电流。
　　相比之下，晶振模块一般需要电源电流为 10mA 至 60mA。
　　硅振荡器的电源电流取决于其类型与功能，范围可以从低频 (固定)器件的几个微安到
可编程器件的几个毫安。一种低功率的硅振荡器，如 MAX7375，工作在 4MHz 时只需不到
2mA 的电流。

时钟电路晶振与时钟 IC 芯片
主板时钟芯片电路提供给 CPU，主板芯片组和各级总线（CPU 总线，AGP 总线，PCI 总线，
PCIE 总线等）和主板各个接口部分基本工作频率，有了它，计算机才能在 CPU 控制下，
按步就班，协调地完成各项功能工作：
1.晶振的工作原理： 主板时钟芯片即分频器的原始工作振荡频率，由石英晶体多谐振荡器
的谐振频率来产生，晶振其实是一个频率产生器，他主要把传进去的电压转化为频率信号
提供给分频率一个基准的 14.318MHZ 的振荡频率，它是一个多谐振荡器的正回馈环电路，
也就是说它把输入作为输出，把输出作为输入的回馈频率，象这样一个永无休止的循环自
激过程。
⒉ 在主板上常见的时钟晶振：有 14.318M（主时钟）与 32.768HZ（南桥 旁边的时钟）
⒊ 时钟 IC 芯片简介：他主要起着放大频率和缩小频率的作用，他和晶振组合后才能在主
板上起作用。我们把他称做为时钟发生器（晶振+时钟 IC 芯片）
⒋ 时钟发生器的工作原理：时钟我们可以把他定义为各个部件的总线频率速度，他起着
分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟 IC 芯片，
它的各脚会传出相对应的频率通个时钟 IC 芯片旁边的电阻（时钟 IC 芯片旁边左右两边一
排的小电阻基本为 220=22 欧，330=33 欧）.而内存，与 AGP 这些高速的时钟是由北桥内部
提供给它的，（注有些主板 AGP 时钟不是由北桥提供的)将频率信号分配到主板各个部件,
如 （ PCI 33M ， CPU 100M133M200M I/O 48M 和 14M ， 南 桥 33M &14M 北 桥
100M7&133M&200M
时钟 IC 芯片
上面讲到了时钟的产生，那他是如何工作的接下来我给大家讲解一下时钟 IC 芯片.时钟
IC 芯片的工作条件：
①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟 IC 芯片（贴片电感时钟 IC
芯片附近就可以找到 因为他比其它帖片要胖一点）。时钟 IC 芯片早期的供电有 2 组到 3
组：2 组供电为 2.5V 与 3.3V 3 组供电为 2.5V 与 2.8V 时钟 IC 芯片后期的供电有 1 组到 2 组：
1 组为+3.3V 2 组为 3.3V 与 2.5V
②PG 信号是在启动时输出电压都稳定后再给电脑一个启动信号，让电脑正式启动，而在意
外断电时也能及时地送出关机信号让电脑马上停止工作，对电脑的稳定和外设起了很大的
保护作用。PG 信号基本是通过时钟 IC 芯片旁边的阻值较大的电阻（10K、4.7K 电阻）进入
时钟 IC 芯片内部的（PG 要高于 1.5V）当供电与 PG 都正常后时钟 IC 芯片内部才能正常工
作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在 450---
700 欧之间。在它的两脚各有 1V 左右的电压，由分频器提供。他才能把 14.318 晶振送来的
时钟频率放大或缩小后输给主板的各个部件.
时钟电路构架
上面大家知道了它的各个主成部分后，再来看看它的整个构架图
PLL 是 Phase-Locked Loop 的缩写，中文含意为锁相环。PLL 基本上是一个闭环的反馈控
制系统，它可以使 PLL 的输出可以与一个参考信号保持固定的相位关系。PLL 一般由鉴相
器、电荷放大器（Charge Pump）、低通滤波器、压控振荡器、以及某种形式的输出转换器组
成。为了使得 PLL 的输出频率是参考时钟的倍数关系，在 PLL 的反馈路径或（和）参考信
号路径上还可以放置分频器。PLL 的功能示意图如下图所示：
压控振荡器产生周期性的输出信号，如果其输出频率低于参考信号的频率，鉴相器通过
电荷放大器改变控制电压使压控振荡器就的输出频率提高。如果压控振荡器的输出频率高
于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低
低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋
向一个稳态。
负载电容及反馈电阻
可能有些初学者会对晶振的频率感到奇怪， 12M、24M 之类的晶振较好理解，选用如
11.0592MHZ 的晶振给人一种奇怪的感觉，这个问题解释起来比较麻烦，如果初学者在练
习串口编程的时候就会对此有所理解，这种晶振主要是可以方便和精确的设计串口或其它
异步通讯时的波特率。
问： 我发现在使用晶振时会和它并一个电阻,一般 1M 以上,我把它去掉,板子仍可正常工作,
请问这个电阻有什么用?可以不用吗? 我有看到过不用的!不理解~
答： 这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在 VDD/2，这样在振荡
信号反馈在输入端时，能保证反相器工作在适当的工作区。虽然你去掉该电 阻时，振荡电
路仍工作了。但是如果从示波器看振荡波形就会不一致了，而且可能会造成振荡电路因工
作点不合适而停振。所以千万不要省略此电阻。这个电阻是为了使本来为逻辑反相器的器件
工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片
中的反相器来作振荡, 必须外接这个电阻, 对于 CMOS 而言可以是 1M 以上, 对于 TTL 则比
较复杂, 视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可
以不加, 因为芯片内部已经制作了, 要仔细阅读 DATA SHEET 的有关说明.
和晶振并联的电阻作为负载，一般 1M 欧。也有和晶振串联的电阻为谐振电阻。.
问：晶振的参数里有配用的谐振电容值。比如说 32.768K 的是 12.5pF；4.096M 的是 20pF. 这
个值和实际电路中晶振上接的两个电容值是什么关系？像 DS1302 用的就是 32.768K 的晶振，
它内部的电容是 6pF 的
答： 你所说的是晶振的负载电容值。指的是晶振交流电路中，参与振荡的，与晶振串联或
并联的电容值。晶振电路的频率主要由晶振决定，但既然负载电容参与振荡，必 然会对频
率起微调作用的。负载电容越小，振荡电路频率就会越高 4.096MHz 的负载电容为 20pF，说
明晶振本身的谐振频率 <4.096MHz， 但如果让 20pF 的电容参与振荡，频率就会升高为
4.096MHz。或许有人会问为什么这么麻烦，不如将晶振直接做成 4.096MHz 而不用负载电
容？不 是没有这样的晶振，但实际电路设计中有多种振荡形式，为了振荡反馈信号的相移
等原因，也有为了频率偏差便于调整等原因，大都电路中均有电容参与振荡。为了 准确掌
握晶振电路中该用多大的电容，只要把握晶体负载电容应等于振荡回路中的电容 +杂散电
容就可以了。你所说的 IC 中 6pF 的电容就可看作杂散电容
问：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How do I calculate
the
value of the load capacitors used in my parallel resonant oscillator circuit?
答：Use this formula to approximate the value of capacitors needed:
CL=((C1 x C2) / (C1 + C2)) + Cstray
Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high,
the
capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor
values should be decreased, thus raising the oscillation frequency.
When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of
stray capacitance.
问：What is load capacitance?
答：Load capacitance is defined as being the total capacitance present in an oscillator circuit as
measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of
increasing the frequency of a crystal unit. Please see the tutorial section for a complete
explanation.

一、什么是晶振?
　　晶振是石英振荡器的简称，英文名为 Crystal，它是时钟电路中最重要的部件，它的主
要作用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳
定会造成相关设备工作频率不稳定，自然容易出现问题。
晶振还有个作用是在电路产生震荡电流,发出时钟信号.
　　晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态
下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可
达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称
为压控振荡器（VCO）。
　　晶振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据
电路设计，在某个时刻专门完成特定的任务，如果没有一个时序控制的标准时刻，整个数
字电路就会成为“聋子”，不知道什么时刻该做什么事情了。
　　晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分
保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持
同步。
　　晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要
不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。
　　电路中，为了得到交流信号，可以用 RC、LC 谐振电路取得，但这些电路的振荡频率
并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高
品质因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到 10^(-9)至
10^(-11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。
　　石英晶振不分正负极, 外壳是地线，其两条不分正负

二、晶振的使用
　　晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，
电工学上这个网络有两个谐振点，以频率的高低分其中较低 的频率是串联谐振，较高的频
率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频
率范围内，晶振等效为一个电感，所以只要晶 振的两端并联上合适的电容它就会组成并联
谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶
振等效为电感的频率范围很窄， 所以即使其他元件的参数变化很大，这个振荡器的频率也
不会有很大的变化。
　　晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就
可以得到晶振标称的谐振频率。
　　一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入
晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联
的容量值就应该等于负载电容，请注意一般 IC 的引脚都有等效输入电容，这个不能忽略。
　　一般的晶振的负载电容为 15p 或 12.5p ，如果再考虑元件引脚的等效输入电容，则两
个 22p 的电容构成晶振的振荡电路就是比较好的选择。
　　晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源
晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，
但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如
需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器，可以提供高精
度的频率基准，信号质量也较无源晶振要好。
　　每种芯片的手册上都会提供外部晶振输入的标准电路，会表明芯片的最高可使用频率
等参数，在设计电路时要掌握。与计算机用 CPU 不同，单片机现在所能接收的晶振频率相
对较低，但对于一般控制电路来说足够了。
　　晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振（谐振）的英
文名称不同，无源晶振为 crystal（晶体），而有源晶振则叫做 oscillator（振荡器）。无源晶
振需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法
并不准确；有源晶振是一个完整的谐振振荡器。
　　谐振振荡器包括石英（或其晶体材料）晶体谐振器，陶瓷谐振器，LC 谐振器等。
　　晶振与谐振振荡器有其共同的交集有源晶体谐振振荡器。
　　石英晶片所以能做振荡电路（谐振）是基于它的压电效应，从物理学中知道，若在晶
片的两个极板间加一电场，会使晶体产生机械变形；反之，若在极板间施加机械力，又会
在相应的方向上产生电场，这种现象称为压电效应。如在极板间所加的是交变电压，就会
产生机械变形振动，同时机械变形振动又会产生交变电场。一般来说，这种机械振动的振
幅是比较小的，其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率
（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因
此石英晶体又称为石英晶体谐振器。 其特点是频率稳定度很高。
　　石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体
振荡器是利用石英晶体的压电效应来起振，而石英晶体谐振器是利用石英晶体和内置 IC 来
共同作用来工作的。振荡器直接应用于电路中，谐振器工作时一般需要提供 3.3V 电压来维
持工作。振荡器比谐振器多了一个重要技术参数为：谐振电阻（RR），谐振器没有电阻要
求。RR 的大小直接影响电路的性能，也是各商家竞争的一个重要参数。

三、概述
　　微控制器的时钟源可以分为两类：基于机械谐振器件的时钟源，如晶振、陶瓷谐振槽
路；基于相移电路的时钟源，如：RC (电阻、电容)振荡器。硅振荡器通常是完全集成的 RC
振荡器，为了提高稳定性，包含有时钟源、匹配电阻和电容、温度补偿等。
　　机械式谐振器与 RC 振荡器的主要区别
　　基于晶振与陶瓷谐振槽路(机械式)的振荡器通常能提供非常高的初始精度和较低的温
度系数。相对而言，RC 振荡器能够快速启动，成本也比较低，但通常在整个温度和工作电
源电压范围内精度较差，会在标称输出频率的 5%至 50%范围内变化。图 1 所示的电路能产
生可靠的时钟信号，但其性能受环境条件和电路元件选择以及振荡器电路布局的影响。需
认真对待振荡器电路的元件选择和线路板布局。在使用时，陶瓷谐振槽路和相应的负载电
容必须根据特定的逻辑系列进行优化。具有高 Q 值的晶振对放大器的选择并不敏感，但在
过驱动时很容易产生频率漂移(甚至可能损坏)。影响振荡器工作的环境因素有：电磁干扰
(EMI)、机械震动与冲击、湿度和温度。这些因素会增大输出频率的变化，增加不稳定性，并
且在有些情况下，还会造成振荡器停振。
　　振荡器模块
　　上述大部分问题都可以通过使用振荡器模块避免。这些模块自带振荡器、提供低阻方波
输出，并且能够在一定条件下保证运行。最常用的两种类型是晶振模块和集成硅振荡器。晶
振模块提供与分立晶振相同的精度。硅振荡器的精度要比分立 RC 振荡器高，多数情况下能
够提供与陶瓷谐振槽路相当的精度。
　　功耗
　　选择振荡器时还需要考虑功耗。分立振荡器的功耗主要由反馈放大器的电源电流以及
电路内部的电容值所决定。CMOS 放大器功耗与工作频率成正比，可以表示为功率耗散电
容值。比如，HC04 反相器门电路的功率耗散电容值是 90pF。在 4MHz、5V 电源下工作时，
相当于 1.8mA 的电源电流。再加上 20pF 的晶振负载电容，整个电源电流为 2.2mA。
　　陶瓷谐振槽路一般具有较大的负载电容，相应地也需要更多的电流。
　　相比之下，晶振模块一般需要电源电流为 10mA 至 60mA。
　　硅振荡器的电源电流取决于其类型与功能，范围可以从低频 (固定)器件的几个微安到
可编程器件的几个毫安。一种低功率的硅振荡器，如 MAX7375，工作在 4MHz 时只需不到
2mA 的电流。
　　时钟电路晶振与时钟 IC 芯片
　　主板时钟芯片电路提供给 CPU，主板芯片组和各级总线（CPU 总线，AGP 总线，PCI
总线，PCIE 总线等）和主板各个接口部分基本工作频率，有了它，计算机才能在 CPU 控
制下，按步就班，协调地完成各项功能工作：
　　 1.晶振的工作原理： 主板时钟芯片即分频器的原始工作振荡频率，由石英晶体多谐振
荡器的谐振频率来产生，晶振其实是一个频率产生器，他主要把传进去的电压转化为频率
信号。提供给分频率一个基准的 14.318MHZ 的振荡频率，它是一个多谐振荡器的正回馈环
电路，也就是说它把输入作为输出，把输出作为输入的回馈频率，象这样一个永无休止的
循环自激过程。
　　⒉在主板上常见的时钟晶振：有 14.318M（主时钟）与 32.768HZ（南桥 旁边的时钟）
　　⒊时钟 IC 芯片简介：他主要起着放大频率和缩小频率的作用，他和晶振组合后才能在
主板上起作用。我们把他称做为时钟发生器（晶振+时钟 IC 芯片）
　　⒋时钟发生器的工作原理：时钟我们可以把他定义为各个部件的总线频率速度，他起
着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟 IC 芯片，
它的各脚会传出相对应的频率通个时钟 IC 芯片旁边的电阻（时钟 IC 芯片旁边左右两边一
排的小电阻基本为 220=22 欧，330=33 欧）.而内存，与 AGP 这些高速的时钟是由北桥内部
提供给它的，（注有些主板 AGP 时钟不是由北桥提供的)将频率信号分配到主板各个部件,
如（PCI 33M，CPU 100/133/200M I/O 48/14M，南桥 33 /14M 北桥 100/ 133/ 200M

时钟 IC 芯片
　　上面讲到了时钟的产生，那他是如何工作的接下来我给大家讲解一下时钟 IC 芯片.时
钟 IC 芯片的工作条件：
　　①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟 IC 芯片（贴片电感时
钟 IC 芯片附近就可以找到 因为他比其它帖片要胖一点）。时钟 IC 芯片早期的供电有 2 组到
3 组：2 组供电为 2.5V 与 3.3V 3 组供电为 2.5V 与 2.8V 时钟 IC 芯片后期的供电有 1 组到 2
组：1 组为+3.3V 2 组为 3.3V 与 2.5V
　　② PG 信号是在启动时输出电压都稳定后再给电脑一个启动信号，让电脑正式启动，
而在意外断电时也能及时地送出关机信号让电脑马上停止工作，对电脑的稳定和外设起了
很大的保护作用。PG 信号基本是通过时钟 IC 芯片旁边的阻值较大的电阻（10K、4.7K 电
阻）进入时钟 IC 芯片内部的（PG 要高于 1.5V）当供电与 PG 都正常后时钟 IC 芯片内部才
能正常工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻
值在 450---700 欧之间。在它的两脚各有 1V 左右的电压，由分频器提供。他才能把 14.318 晶
振送来的时钟频率放大或缩小后输给主板的各个部件.

时钟电路构架
　　上面大家知道了它的各个主成部分后，再来看看它的整个构架图
　　PLL 是 Phase-Locked Loop 的缩写，中文含意为锁相环。PLL 基本上是一个闭环的反馈
控制系统，它可以使 PLL 的输出可以与一个参考信号保持固定的相位关系。PLL 一般由鉴
相器、电荷放大器（Charge Pump）、低通滤波器、压控振荡器、以及某种形式的输出转换器
组成。为了使得 PLL 的输出频率是参考时钟的倍数关系，在 PLL 的反馈路径或（和）参考
信号路径上还可以放置分频器。PLL 的功能示意图如下图所示：
压控振荡器产生周期性的输出信号，如果其输出频率低于参考信号的频率，鉴相器通过电
荷放大器改变控制电压使压控振荡器就的输出频率提高。如果压控振荡器的输出频率高于
参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低。
低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋
向一个稳态。
　　负载电容及反馈电阻
　　可能有些初学者会对晶振的频率感到奇怪，12M、24M 之类的晶振较好理解，选用如
11.0592MHZ 的晶振给人一种奇怪的感觉，这个问题解释起来比较麻烦，如果初学者在练
习串口编程的时候就会对此有所理解，这种晶振主要是可以方便和精确的设计串口或其它
异步通讯时的波特率。
　　问： 我发现在使用晶振时会和它并一个电阻,一般 1M 以上,我把它去掉,板子仍可正常
工作,请问这个电阻有什么用?可以不用吗? 我有看到过不用的!不理解~
　　答： 这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在 VDD/2，这样在
振荡信号反馈在输入端时，能保证反相器工作在适当的工作区。虽然你去掉该电 阻时，振
荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了，而且可能会造成振荡电路
因工作点不合适而停振。所以千万不要省略此电阻。这个电阻是为了使本来为逻辑反相器的
器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用
芯片中的反相器来作振荡, 必须外接这个电阻, 对于 CMOS 而言可以是 1M 以上, 对于 TTL
则比较复杂, 视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常
常可以不加, 因为芯片内部已经制作了, 要仔细阅读 DATA SHEET 的有关说明.
　　和晶振并联的电阻作为负载，一般 1M 欧。也有和晶振串联的电阻为谐振电阻。.
　　问：晶振的参数里有配用的谐振电容值。比如说 32.768K 的是 12.5pF；4.096M 的是
20pF. 这 个 值 和 实 际 电 路 中 晶 振 上 接 的 两 个 电 容 值 是 什 么 关 系 ？ 像 DS1302 用 的 就 是
32.768K 的晶振，它内部的电容是 6pF 的
　　答： 你所说的是晶振的负载电容值。指的是晶振交流电路中，参与振荡的，与晶振串
联或并联的电容值。晶振电路的频率主要由晶振决定，但既然负载电容参与振荡，必 然会
对频率起微调作用的。负载电容越小，振荡电路频率就会越高 4.096MHz 的负载电容为
20pF，说明晶振本身的谐振频率<4.096MHz， 但如果让 20pF 的电容参与振荡，频率就会
升高为 4.096MHz。或许有人会问为什么这么麻烦，不如将晶振直接做成 4.096MHz 而不用
负载电容？不 是没有这样的晶振，但实际电路设计中有多种振荡形式，为了振荡反馈信号
的相移等原因，也有为了频率偏差便于调整等原因，大都电路中均有电容参与振荡。为了
准确掌握晶振电路中该用多大的电容，只要把握晶体负载电容应等于振荡回路中的电容 +
杂散电容就可以了。你所说的 IC 中 6pF 的电容就可看作杂散电容
　　石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器
件，它的基本结构大致是从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以
是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊
一根引线接到管脚 上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、
晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。
　　石英晶体的压电效应：若在石英晶体的两个电极上加一电场，晶片就会产生机械变形
反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象
称为压电效应。注意，这种效应是可逆的。如果在晶片的两极上加交变电压，晶片就会产生
机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅
和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，
比其他频率下的振幅大得多，这种现象称为压电谐振，它与 LC 回路的谐振现象十分相似。
它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。

　　晶振在电气上可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工
学上这个网络有两个谐振点，以频率的高低分其中较低的频率为串联谐振，较高的频率为
并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范
围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振
电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等
效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会
有很大的变化。
　　晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就
可以得到晶振标称的谐振频率。
　　一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入
晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联
的容量值就应该等于负载电容，请注意一般 IC 的引脚都有等效输入电容，这个不能忽略。
　　一般的晶振的负载电容为 15p 或 12.5p ，如果再考虑元件引脚的等效输入电容，则两
个 22p 的电容构成晶振的振荡电路就是比较好的选择。
　　晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振（谐振）的英
文名称不同，无源晶振为 crystal（晶体），而有源晶振则叫做 oscillator（振荡器）。无源晶
振需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法
并不准确；有源晶振是一个完整的谐振振荡器。　　
　　石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体
振荡器是利用石英晶体的压电效应来起振，而石英晶体谐振器是利用石英晶体和内置 IC 共
同作用来工作的。振荡器直接应用于电路中，谐振器工作时一般需要提供 3.3V 电压来维持
工作。振荡器比谐振器多了一个重要技术参数：谐振电阻（RR），谐振器没有电阻要求 。
RR 的大小直接影响电路的性能，因此这是各商家竞争的一个重要参数。

四、无源晶体与有源晶振的区别、应用范围及用法：
　　 1、无源晶体——无源晶体需要用 DSP 片内的振荡器，在 datasheet 上有建议的连接方
法。无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，
同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的 DSP，而且价格通
常也较低，因此对于一般的应用如果条件许可建议用晶体，这尤其适合于产品线丰富批量
大的生产者。无源晶体相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电
路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相
应的调整。建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷警惕。
　　2、有源晶振——有源晶振不需要 DSP 的内部振荡器，信号质量好，比较稳定，而且连
接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的 PI 型滤波网络，
输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。有源晶振通常的用
法：一脚悬空，二脚接地，三脚接输出，四脚接电压。相对于无源晶体，有源晶振的缺陷
是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。对于时序
要求敏感的应用，个人认为还是有源的晶振好，因为可以选用比较精密的晶振，甚至是高
档的温度补偿晶振。有些 DSP 内部没有起振电路，只能使用有源的晶振，如 TI 的 6000 系
列等。有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶
体相当，有的甚至比许多晶体还要小。

几点注意事项：
1、需要倍频的 DSP 需要配置好 PLL 周边配置电路，主要是隔离和滤波；
2、20MHz 以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz 以上的大多是谐波
的（如 3 次谐波、5 次谐波等等），稳定度差，因此强烈建议使用低频的器件，毕竟倍频用
的 PLL 电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶
振器件；
3、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布
局布线，必要时可以走内层，以及用地线包围；
4、通过背板从外部引入时钟信号时有特殊的设计要求，需要详细参考相关的资料。
此外还要做一些说明：
　　总体来说晶振的稳定度等方面好于晶体，尤其是精密测量等领域，绝大多数用的都是
高档的晶振，这样就可以把各种补偿技术集成在一起，减少了设计的复杂性。试想，如果
采用晶体，然后自己设计波形整形、抗干扰、温度补偿，那样的话设计的复杂性将是什么样
的呢？我们这里设计射频电路等对时钟要求高的场合，就是采用高精度温补晶振的，工业
级的要好几百元一个。
　　特殊领域的应用如果找不到合适的晶振，也就是说设计的复杂性超出了市场上成品晶
振水平，就必须自己设计了，这种情况下就要选用晶体了，不过这些晶体肯定不是市场上
的普通晶体，而是特殊的高端晶体，如红宝石晶体等等。
　　更高要求的领域情况更特殊，我们这里在高精度测试时采用的时钟甚至是原子钟、铷
钟等设备提供的，通过专用的射频接插件连接，是个大型设备，相当笨重。
　　晶振：即所谓石英晶体谐振器和石英晶体时钟振荡器的统称。不过由于在消费类电子
产品中，谐振器用的更多，所以一般的概念中把晶振就等同于谐振器理
解了。后者就是通常所指钟振。
　　2、 分类。首先说一下谐振器。
　　谐振器一般分为插件（Dip）和贴片（SMD）。插件中又分为 HC-49U、HC-49U/S、音叉
型（圆柱）。HC-49U 一般称 49U，有些采购俗称 “高型”，而 HC-49U/S 一般称 49S，俗称
“矮型”。音叉型按照体积分可分为 3*8，2*6，1*5，1*4 等等。贴片型是按大小和脚位来分类。
例如 7*5（0705）、6*3.5（0603），5*3.2（5032）等等。脚位有 4pin 和 2pin 之分。
　　而振荡器也是可以分为插件和贴片。插件的可以按大小和脚位来分。例如所谓全尺寸的，
又称长方形或者 14pin，半尺寸的又称为正方形或者 8pin。不过要注意的是，这里的 14pin
和 8pin 都是指振荡器内部核心 IC 的脚位数，振荡器本身是 4pin。而从不同的应用层面来分，
又可分为 OSC(普通钟振)， TCXO（温度补偿），VCXO（压控），OCXO（恒温）等等。
　　3、基本术语。我想这也是很多采购同学比较模糊的地方。这里我选了一些常用的谐振器
术语拿来做一下解释。
Frequency Tolerance（调整频差）：在规定条件下，在基准温度（25±2℃）与标称频率允许
的偏差。一般用 PPm（百万分之）表示。
Frequency Stability(温度频差)：指在规定的工作温度范围内，与标称频率允许的偏差。用
PPm 表示。
Aging（年老化率）：在规定条件下，晶体工作频率随时间而允许的相对变化。以年为时间
单位衡量时称为年老化率。
Shunt Capacitance（静电容）：等效电路中与串联臂并接的电容，也叫并电容，通常用 C0
表示。
Load Capacitance（负载电容）：与晶体一起决定负载谐振频率 fL 的有效外界电容，通常用
CL 表示。
　　一般最关注的参数有 2 个，即调整频差，负载电容。有一部分对温度频差有要求。如果
工作温度范围比较广，则会对工作温度范围有所要求，即所谓宽温。
　　4、选用。主要讲讲谐振器。理论上来说，只要参数确定，选任何一种型号都是可以正常
使用的。例如 49U 和 49S 替换，49S 和圆柱以及和贴片替换，都是没有问题的。但在实际选
择中会根据电路特点，成本以及便利性来考量和选择。一般来说，简单的应用中主要都是
从成本在考虑。但是有些产品或者电路会对晶振的等效电阻，激励功率等等提出要求，所
以就会在不同的型号中加以选择。另外，贴片则主要是为了适应产品日益小型化和提高生
产效率的要求。听到有些采购朋友说，只能选 49S 而不能用 49U 或者反之，这是一个小误
区。呵呵。
而钟振的选择则主要决定产品电路的特性的要求，一般来说钟振在精密性以及需要达到相
关应用的要求会更好。例如手机，通信机站，卫星等等

1，主频
主频 = 时钟频率，它是指 CPU 内部晶振的频率，常用单位为 MHz，它反映了 CPU 的基本
工作节拍;
2，时钟周期
时钟周期 t =1/ f; 主频的倒数
3，机器周期
机器周期 = m*t ;一个机器周期包含若干个时钟周期
4，指令周期
指令周期 = m*t*n; 执行一条指令所需要的时间，一般包含若干个机器周期
5，CPI
CPI = m*n; 平均每条指令的平均时钟周期个数
指令周期 = CPI×机器周期 = n（CPI=n）×m×时钟周期=nm/主频 f, 注意指令周期单位是 s
或者 ns，CPI 无量纲
参考：https://en.wikipedia.org/wiki/Cycles_per_instruction
6，MIPS(MillionInstructions Per Second）
MIPS = 每秒执行百万条指令数 = 1/（CPI×时钟周期）= 主频/CPI
MFLOPS 每秒百万浮点运算次数。
表示秒钟所能执行的指令条数，对于微型计算机可用 CPU 的主频和每条指令的执行所需
的时钟周期来衡量。

包含关系：指令周期通常用若干个机器周期来表示，在机器语言中，使用执行一条指令所
需要的机器周期数来说明指令执行的速度。而机器周期又包含若干个时钟周期。时钟周期是
最基本的操作单位。
参考： https://en.wikipedia.org/wiki/Instructions_per_second
注意：计算机的运算速度一般用每秒钟所能执行的指令条数来表示。由于不同类型的指令
所需时间长度不同，因而运算速度的计算方法也不同。例如，根据不同类型的指令出现的
频度，乘上不同的系数求得统计平均值，得到平均运算速度。这种方法用 MIPS(Millions of
Instruction Per Second)作单位，即每秒百万条指令。
又如，直接给出 CPU 的主频和每条指令的执行所需的时钟周期。周期一般以 MHz 为单位。
主频即计算机的时钟频率，它在很大程度上决定了主机的工作速度。例如，型号为 486DX-
133 的微型计算机，表明它的 CPU 型号为 486，DX 为含浮点处理器，数字 133 的含义是主
频为 133MHz。
题：若某处理器的时钟频率为 500MHz，每 4 个时钟周期组成一个机器周期，执行一条指
令需要 3 个机器周期，则该处理器的一个机器周期 8ns，平均执行速度为 42MIPS
解析如下：
时钟周期 T 等于主频的倒数，即 T=1/500MHz=1/（0.5×10 的 9 次方 Hz）=2 ns，机器周期等
于 4 个时钟周期即=4T=4×2 ns=8 ns，每条指令的时钟周期数 CPI=3×4=12，则平均速度为：
f/（CPI×10 的 6 次方）=（500×10 的 6 次方）/（12×10 的 6 次 方）=500/12=41.6≈42MIPS.计
算主频的倒数时要注意把主频的 MHz 换算成 Hz 即 500 后面加 6 个 0=500×10 的 6 次方
=0.5×10 的 9 次方，1/10 的 9 次方 Hz=1ns
每条指令的时钟周期数 CPI=3×4=12，执行一条指令需要 3 个机器周期数，一个机器周期包
含 4 个时钟周期，所以 CPI=3×4=12，这里计算 的都是周期的个数，和具体的时间 ns 纳秒
没有关系，若带上具体的时间，一个时钟周期 T=2ns，一个机器周期就是 2×4=8ns，执行一
条指令需要三个机 器周期得出执行一条指令需要的具体时间为 3×8=24ns，执行每条指令的
需要的时钟周期数 CPI 换句话说就是把执行每条指令需要的时间 24ns 换算成时 钟周期个数
表示，为多少个时钟周期个数?时钟周期是最基本的时间操作单位，500MHz 主频的处理器
一个时钟周期为 2ns，24ns 等于多少个时钟周期？24/2=12 个时钟周期，即那一句：“每条
指令的时钟周期数 CPI=12”。
另一个例子：
A 40-MHzprocessor was used to execute a benchmarkprogram with the following instruction mix
and clockcycle count:
Instruction type Instruction count Clock cycle count
Integer arithmetic 45000 1
Data transfer 32000 2
Floating point 15000 2
Control transfer 8000 2
Determine the effective CPI, MIPS rate, and execution time for thisprogram.
Total instructioncount = 100000.
CPI = (45000*1 +32000*2 + 15000*2 + 8000*2)/100000 = 155000/100000 = 1.55.
MIPS = clockfrequency/(CPI*1000000) = (40*1000000)/(1.55*1000000) = 25.8.
Therefore:
Execution time (T)= CPI*Instruction count*clock time = CPI*Instruction count/frequency
=1.55*100000/40000000 = 1.55/400 = 3.87 ms.