TRANSISTOR MOSFET

• MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor

• Tipos: Canal n y canal p.

Uno y otro son complementarios: simétricos y opuestos en cuanto a la polaridad de las tensiones

• Estructura física y símbolo de un nMOSFET:

L Óxido (tox) Operación
S G D
W G (a GND)
S D
n+ n+ Metales
Contactos óhmicos
Canal
n+ n+
p- B

W: anchura p- B
L: Longitud
D
GND
D(Drain): Drenador D
G(Gate): Puerta
S(Source): Fuente G B
IDS VGS>VT: crea canal de conducción
B(Body): Cuerpo o sustrato G
n+: dopado n fuerte +
p-: dopado p débil S VGS VDS>0: crea corriente de conducción IDS
VT: Umbral (Threshold) S

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 53

 TRANSISTOR MOSFET: ECUACIONES ELÉCTRICAS

• Tensión umbral, VT: V T = V T0 + γ ⋅ f ( V SB )

VT0: depende esencialmente de la tecnología, sobre todo de Cox = εox/tox, no de la geometría

Valores típicos. entre 0.5 y 1.5 volt en nMOSFET de enriquecimiento (enhancement) y entre -1 y -4 volt en
nMOSFET de empobrecimiento (depletion)

γ: coeficiente del efecto sustrato (body effect) VGS=VDS+VT

IDS
• Región de corte (subumbral): ocurre si VGS < VT y en ella, I DS ≅ 0
crece

• Regiones lineal y de transición: ocurre si VGS > VT y VDS < VGS, VGS
lineal, VDS pequeña: I DS = β ⋅ ( V GS – V T ) ⋅ V DS
2
V DS
de transición, VDS mayor: I DS = β ⋅ ( V GS – V T ) + ---------- ⋅ ( 1 + λ ⋅ V DS )
2
λ es la modulación de la longitud de canal Saturación VDS
Lineal
• Región de saturación: ocurre si VGS > VT y VDS > VGS,
2
De transición VGS<VT
( V GS – V T ) Corte
I DS = β ⋅ ------------------------------ ⋅ ( 1 + λ ⋅ V DS )
2

Transconductancia del proceso: k = μ Cox , donde la movilidad es μn≅ 2.5 μp

Transconductancia del dispositivo: β = k W/L

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 54

 TRANSISTORES
• Representación y tensiones umbrales:
nMOSFET (enhancement) nMOSFET (depletion) pMOSFET

VTn > 0 VTn < 0 VTp < 0

• Comparación entre tipos n y p. La conducción es similar si las transconductancias son iguales:

( β n = β p ) ⇒ W p ⁄ L p = 2,5 × W n ⁄ L n

• A veces se utiliza:

K = βn ⁄ βp = μn ⁄ μp × ( Wn ⁄ Ln ) ⁄ ( Wp ⁄ Lp )

• La intensidad crece conforme aumenta W/L

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 55

 TRANSISTORES: CAPACIDADES

Cgd D

Cdb
B
G

Cgs Csb

Cgb
S

Con buena aproximación, es equivalente a una única capacidad Cg

Cg = Cgs + Cgb + Cgd ≅ W L Cox

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 56

 VALORES DE ALGUNOS PARÁMETROS [Dally98]

* Constantes del Si:

Parámetro Descripción Tipo n Tipo p

εSi Permitividad del Si 104 aF
εSiO2 Permitividad del óxido de Si 34.5 aF
μn Movilidad de electrones 0.135 m2/V·s
μp Movilidad de huecos 0.048 m2/V·s
ni Concentración intrínseca 1.45 · 1016 m-3

* Valores típicos de un proceso CMOS de 0.35 μm:

Parámetro Descripción Tipo n Tipo p

VT Tensión umbral + 0.5 V - 0.5 V

k Transconductancia del proceso 200 μA/V2 50 μA/V2
tox Anchura del óxido de Gate (puerta) 7 nm
λ Modulación de longitud de canal 0.1 V-1
γ Parámetro del efecto Body (cuerpo) 0.3 V1/2

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 57

• Lógicas CMOS

CMOS estáticas

Redes de conmutación

Dinámicas

Otras

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 58

• El inversor CMOS: Operación Estacionaria

Vdd
I II
Vout
Wp/Lp = 5/1
III
in out

IV
Wn/Ln = 2/1
V
GND Vin
VTn Vdd - VTp
Operación ON/OFF
pMOS
nMOS
Vin = 0 out = 1 out = 0
Vin = 1 Región I: p: óhmica n: corte
Región II: p: óhmica n: saturación
Región III: p: saturación n: saturación
Región IV: p: saturación n: óhmica
Región V: p: corte n: óhmica

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 59

• Operación: Operación Dinámica
Vdd
out: paso a 1 out: paso a 0

ID in out
in out out out
CL

CL CL

GND
Vout

ID Volt
Vout Vin

Vdd-|VTp|
tPHL tPLH
Vin VTn
VTn Vdd - VTp
t
pMOS pMOS

nMOS nMOS

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 60

• Formulación de Parámetros Temporales en MOST

En buena parte, los retrasos en puertas CMOS se deben a los tiempos de transi-
ción. Expresiones aproximadas para ellos son [ACOS2000]:

4C L V dd L n 4C L V dd L p
t f = --------------------------------------------------------- t r = ------------------------------------------------------------
2 2
μ n C ox W n ( V dd – V Tn ) μ p C ox W p ( V dd – V Tp )

Observaciones de interés:
* tr,f crecen proporcionalmente con la carga CL
* La subida (tr ) depende de la geometría del pMOST, disminuyendo linealmente
con Wp/Lp
* La bajada (tf ) depende de la geometría del nMOST, disminuyendo linealmente
con Wn/Ln
* Subida y bajada se hacen aproximadamente iguales (tr ∼ tf) al compensar las
transconductancias de los dispositivos, (βn ∼ βp), haciendo la geometría del
pMOS 2.5 veces mayor que la del nMOS: Wp/Lp ~ 2.5 Wn/Ln

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 61

• Simetrías en los Inversores CMOS
* Son valores típicos en la geometría de un INV estándar simétrico. Se
trata de igualar las transconductancias del nMOS y del pMOS,
Vdd
compensando el que μn = 2.5 μp. Para ello se hace Wp/Lp también 2.5
Wp/Lp = 5/1 mayor que Wn/Ln; así, se obtiene
in out
k = βn/βp ~ 1

Wn/Ln = 2/1

* INV simétrico: umbral en Vdd/2, tr ~ tf, MNH ~ MNL

GND

Vout
También los INV se pueden hacer asímetricos desplazando VT :
k>1 ** K > 1: (Wn/Ln) > (Wp/Lp) permite desplazar VT hacia el 0
k =1
k<1 ** K < 1: (Wn/Ln) < (Wp/Lp) permite desplazar VT hacia el 1

Vin Así pueden variarse los márgenes de ruído y de los niveles lógicos

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 62

• Potencia Consumida

La potencia (Pw = Energía/Tiempo) se disipa en forma de calor. En general debe ser reducida
1 para evitar los fallos que se producen en los circuitos al aumentar la temperatura
2 para reducir mantenimiento: menos coste y posibilidad de equipos portátiles,
autónomos y bioelectrónicos

La potencia en circuitos CMOS viene dada por una contribución estática (Pleakage) y dos
contribuciones dinámicas (Pshort-circuit y Pswitching):
P Total = P leakage + P short – circuit + P switching

1 La parte estática es debida a las pérdidas a causa de las corrientes de fuga: P leakage = ∑ I leakage ⋅ V dd
dispositivos
2 Pshort-circuit es debida al camino resistivo desde Vdd a GND durante la conmutación.
Depende de la tecnología, de los tiempos de subida/bajada y de las geometrías de los transistores
β 3
P short – circuit = ------ ( ( V dd – ( 2 ⋅ V T ) ) ⋅ t t ⋅ f )
12

(expresión aproximada en un INV simétrico)

2
3 Pswitching es debida a la carga y descarga de la capacidad de carga CL: P switching – media = f ⋅ C L ⋅ V dd

Pleakage es casi despreciable (CMOS no consume en estática) y Pswitching es la más importante

en condiciones normales

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 63

• PUERTAS CMOS ESTÁTICAS: GENERALIDADES
Estructura general:
* La estructura de transistores del bloque p
es complementaria a la del bloque n:
serie paralelo bloque p
* Mantener características semejantes a la
de un INV con geometría W/L:
1’s
in out
** transistores en paralelo mantienen W/L
** transistores en serie se hacen con 0’s
(k·W)/L bloque n

Para hacer el análisis lógico basta modelar los

transistores como ON/OFF. El bloque p sumi-
nistra los 1’s de salida y el bloque n los 0’s

Pueden construirse Puertas Complejas

Dpto. Tecnología Electrónica SISTEMAS DIGITALES AVANZADOS Caracterización temporal - 64