Previo3 Digitales

UNIVERSIDAD NACIONAL DE INGENIERÍA
“FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA”
LABORATORIO 3. CIRCUITOS
ARITMÉTICOS Y LÓGICOS
PARA EL MANEJO DE DATOS
PROFESOR: MORALES VILLANUEVA AURELIO
CURSO: SISTEMAS DIGITALES I EE-635
ALUMNOS:
 MEJICO GUITIERREZ
CARLOS
 SILVA MEJIA VICTOR
MIGUEL
 TORRES MENDEZ ÁNGEL
ALFREDO
LABORATORIO 3. CIRCUITOS ARITMÉTICOS Y LÓGICOS PARA EL
MANEJO DE DATOS
FIEE-UNI
CIRCUÍTOS ARITMÉTICOS Y LÓGICOS PARA EL

MANEJO DE DATOS UTILIZANDO COMPUERTAS
OPEN COLECTOR Y TRI-STATE
FUNDAMENTO TEÓRICO:
MULTIPLEXORES
Circuitos que envían por un solo
canal de salida alguna de las
informaciones presentes en varias
líneas de salida
Para ver el gráfico seleccione la
opción "Descargar" del menú
superior.
En el campo de la electrónica el
multiplexor se utiliza como
dispositivo que puede recibir varias
entradas y transmitirlas por
un medio de
transmisión compartido. Para ello
lo que hace es dividir el medio de
transmisión en múltiples canales,
para
que varios nodos puedan comunicarse al mismo tiempo.
1
MANEJO DE DATOS
FIEE-UNI
DEMULTIPLEXORES
En el campo de las telecomunicaciones el demultiplexor es un dispositivo que puede
recibir a través de un medio de transmisión compartido una señal compleja multiplexada y
separar las distintas señales integrantes de la misma encaminándolas a las salidas
correspondientes.
El demultiplexor, es un circuito combinacional que aunque la función básica es la que
hemos explicado, puede utilizarse en muchos casos como decodificador y adopta
cualquiera de las funciones que un decodificador realiza.
CODIFICADORES
Un codificador es un circuito combinacional con 2N entradas y N salidas, cuya misión es
presentar en la salida el código binario correspondiente a la entrada activada.
2
MANEJO DE DATOS
FIEE-UNI
Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y

codificadores con prioridad. En el caso de codificadores sin prioridad, puede darse el caso
de salidas cuya entrada no pueda ser conocida: por ejemplo, la salida 0 podría indicar que
no hay ninguna entrada activada o que se ha activado la entrada número 0.
También entendemos como codificador (códec), un esquema que regula una serie de
transformaciones sobre una señal o información. Estos pueden transformar una señal a
una forma codificada usada para la transmisión o cifrado o bien obtener la señal adecuada
para la visualización o edición (no necesariamente la forma original) a partir de la forma
codificada.
Normalmente un codificador utiliza niveles de salida TTL. Si cada línea de salida del
codificador va a la entrada de datos de una formación tótem, tendremos una salida en
tótem. Si, por el contrario, conectamos dicha salida a la entrada de datos de una etapa de
colector abierto, estaremos ante una salida en colector abierto.
Dentro de los codificadores podemos distinguir varios tipos, como el descrito

anteriormente de células con diodos, y los denominados codificadores con prioridad.
3
MANEJO DE DATOS
FIEE-UNI
DECODIFICADORES
El decodificador es un dispositivo que acepta una entrada digital codificada en binario y

activa una salida. Este dispositivo tiene varias salidas, y se activará aquella que establezca
el código aplicado a la entrada.
En un decodificador de 2 a 4 (se tienen 2 pines o patitas de entrada y 4 pines o patitas de

salida). En la entrada se pone el código en binario (00, 01, 10, 11), que hará que se active
sólo una salida de las cuatro posibles.
La representación visual de los diez dígitos decimales se suele realizar a través del
denominado código de visualización de siete segmentos.
La entrada de inhibición se puede aplicar de diversas formas y en distintas etapas, según

convenga, para la realización física del circuito integrado.
Los decodificadores suelen ir conectados a las entradas de etapa de presentación visual,

como en el caso de la conexión de un cristal líquido.
4
MANEJO DE DATOS
FIEE-UNI
COMPARADORES
Un comparador es un circuito electrónico, ya sea analógico o digital, capaz de comparar dos
señales de entrada y variar la salida en función de cuál es mayor....
En un circuito electrónico, se llama comparador a un amplificador operacional en lazo

abierto (sin realimentación entre su salida y su entrada) y suele usarse para comparar una
tensión variable con otra tensión fija que se utiliza como referencia.
5
MANEJO DE DATOS
FIEE-UNI
Estudiemos el siguiente circuito:
En este circuito, se alimenta el amplificador operacional con dos tensiones +Vcc = 15V y -
Vcc = -15 V. Se conecta la patilla V+ del amplificador a masa (tierra) para que sirva como
tensión de referencia, en este caso 0 V. A la entrada V- del amplificador se conecta una
fuente de tensión (Vi) variable en el tiempo, en este caso es una tensión sinusoidal.
Hay que hacer notar que la tensión de referencia no tiene por qué estar en la entrada V+,
también puede conectarse a la patilla V-, en este caso, se conectaría la tensión que
queremos comparar con respecto a la tensión de referencia, a la entrada V+ del
amplificador operacional.
CUESTIONARIO
1. Diseñe e implemente un circuito que sume dos números decimales de un dígito

cada uno y que permita visualizar en dos display de 7 segmentos el resultado.
SOLUCIÓN:
Para poder realizar este circuito usaremos los integrados 74LS83, que son
sumadores de 4 bits, los cuales nos ayudarán a simplificar el circuito.
Vale tener en cuenta que como serán 2 display, uno para las unidades y otra para
las decenas, y además el máximo resultado es 18 (9 + 9); se va a tener que idear
alguna forma para que el display de las unidades se reinicie al llegar al tener como
resultado 10 a más.
Sabemos que un sumador de 4 bits, el resultado al llegar a 15 (en binario 1111) y al

pasar al 16, las unidades vuelven a 0000 y es el carry out que cambia a 1.
6
MANEJO DE DATOS
FIEE-UNI
Por lo tanto, una forma de obtener las unidades correspondientes para el 10, 11,
etc. es mediante el uso de sumadores en cascada para las unidades. De esta forma
tendremos el siguiente circuito:
Es observable del circuito que las unidades tienen 4 bits de salida puesto que varían del 0 al
9, en cambio las decenas solo varían del 0 al 1, lo cual corresponde a 1 bit de salida. Estas
salidas las llevaremos a decodificadores de tal manera que podamos luego llevarlas a los
display de salida.
2. Diseñe una unidad aritmética decimal, con dos variables de selección 𝑽𝟏 y 𝑽𝟐 y

dos dígitos BCD, A y B. La unidad debe realizar cuatro operaciones aritméticas que
dependen de los valores de las variables de selección, de manera que verifique la
tabla siguiente:
𝑽𝟏 𝑽𝟐 FUNCION DE SALIDA
𝟎 𝟎 A + Complemento a 9 de B
𝟎 𝟏 A+B
𝟏 𝟎 A + Complemento a 10 de B
𝟏 𝟏 A+1
7
MANEJO DE DATOS
FIEE-UNI
En el diseño utilice bloques MSI, y diseñe el complementador a 9 a nivel de

compuertas.
SOLUCIÓN:
Para el diseño de este problema utilizaremos MUX y SUMADOR Completo, además de

algunas compuertas lógicas para las operaciones de complemento.
Para V2 = 0, V1 = 0. Se pide A + Complemento a 9 de B.

Entonces el problema radica en obtener una función lógica para el complemento a 9 de B y
luego con esto ayudarnos en los integrados para la implementación.
El complemento a 9 de B es igual a 9 – B, pero para esto no existe un integrado que haga
realice directamente esta operación. Entonces llevamos esta expresión a una más sencilla
y con la cual puedan existir integrados para su implementación.
La expresión anterior es igual a 9 – B = 9 + 𝐵̅ + 1, que en binario (bits) seria: 1001 + ̅̅̅

𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0
+ 0001. El 0001 lo podemos obtener del carry de entrada del sumador a utilizar. Y entonces
buscaremos una función lógica para 1001 + ̅̅̅ 𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0.
En la siguiente tabla podemos ver los valores que pueden tomar los bits de B (tabla
izquierda). La tabla de la derecha nos muestra los valores de los bits de B al haberse
realizado la operación 1001 + ̅̅̅
𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0. De hecho, estos valores de cada bit de B’, son los
que estarán en la entrada del MUX.
B3 B2 B1 B0 B3' B2' B1' B0'
0 0 0 0 0 1 0 0 0
0 0 0 1 1 0 1 1 1
0 0 1 0 2 0 1 1 0
0 0 1 1 3 0 1 0 1
0 1 0 0 4 0 1 0 0
0 1 0 1 5 0 0 1 1
0 1 1 0 6 0 0 1 0
0 1 1 1 7 0 0 0 1
1 0 0 0 8 0 0 0 0
1 0 0 1 9 1 1 1 1
1 0 1 0 10 1 1 1 0
1 0 1 1 11 1 1 0 1
1 1 0 0 12 1 1 0 0
1 1 0 1 13 1 0 1 1
1 1 1 0 14 1 0 1 0
1 1 1 1 15 1 0 0 1
8
MANEJO DE DATOS
FIEE-UNI
Entonces para obtener una función lógica válida para cada bit de B’, hacemos de uso el
mapa de karnaugh. A continuación se mostraran los cuadros y función lógica para cada bit
e B’ ( B3’, B2’, B1’, B0’).
Para B3’:
B3
1 0 1 0
0 0 1 1
B0
0 0 1 1
B1
0 0 1 1
B2
B3’ = 𝐵2 𝐵3 + 𝐵3 𝐵0 + 𝐵3 𝐵1 + ̅̅̅
𝐵0 ̅̅̅
𝐵1 ̅̅̅
𝐵2 ̅̅̅
𝐵3
Para B2’:
B3
0 1 1 0
1 0 0 1
B0
1 0 0 1
B1
1 0 0 1
B2
B2’ = 𝐵2 ̅̅̅̅̅̅̅
𝐵1 𝐵0 + 𝐵0 ̅̅̅
𝐵2 + 𝐵1 ̅̅̅
𝐵2
Para B1’:
B3
0 0 0 0
1 1 1 1
B0
0 0 0 0
B1
1 1 1 1
B2
B1’ = 𝐵0 ̅̅̅
𝐵1 + ̅̅̅
𝐵0 𝐵1
Para B0’:
B3
0 0 0 0
1 1 1 1
B0
1 1 1 1
B1
0 0 0 0
B2
B0’ = 𝐵0
9
MANEJO DE DATOS
FIEE-UNI
Para V2 = 1, V1 = 0. Se pide A + Complemento a 10 de B.

El problema radica en obtener una función lógica para el complemento a 10 de B y luego
con esto ayudarnos en los integrados para la implementación.
El complemento a 10 de B es igual a 10 – B, pero para esto no existe un integrado que haga
realice esta operación directamente. Entonces llevamos esta expresión a una más sencilla
y con la cual puedan existir integrados para su implementación.
La expresión anterior es igual a 10 – B = 10 + 𝐵̅ + 1, que en binario (bits) seria: 1010 +

̅̅̅
𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0 + 0001. El 0001 lo podemos obtener del carry de entrada del sumador a utilizar.
Y entonces buscaremos una función lógica para 1010 + ̅̅̅ 𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0.
En la siguiente tabla podemos ver los valores que pueden tomar los bits de B (tabla
izquierda). La tabla de la derecha nos muestra los valores de los bits de B al haberse
realizado la operación 1001 + ̅̅̅
𝐵3 ̅̅̅
𝐵2 ̅̅̅
𝐵1 ̅̅̅
𝐵0. De hecho, estos valores de cada bit de B’, son los
que estarán en la entrada del MUX.
B3 B2 B1 B0 B3' B2' B1' B0'

0 0 0 0 0 1 0 0 1
0 0 0 1 1 1 0 0 0
0 0 1 0 2 0 1 1 1
0 0 1 1 3 0 1 1 0
0 1 0 0 4 0 1 0 1
0 1 0 1 5 0 1 0 0
0 1 1 0 6 0 0 1 1
0 1 1 1 7 0 0 1 0
1 0 0 0 8 0 0 0 1
1 0 0 1 9 0 0 0 0
1 0 1 0 10 1 1 1 1
1 0 1 1 11 1 1 1 0
1 1 0 0 12 1 1 0 1
1 1 0 1 13 1 1 0 0
1 1 1 0 14 1 0 1 1
1 1 1 1 15 1 0 1 0
Entonces para obtener una función lógica válida para cada bit de B’, hacemos de uso el
mapa de karnaugh. A continuación se mostraran los cuadros y función lógica para cada bit
e B’ ( B3’, B2’, B1’, B0’).
10
MANEJO DE DATOS
FIEE-UNI
Para B3’:
B3
1 0 1 0
1 0 1 0
B0
0 0 1 1
B1
0 0 1 1
B2
B3’ = 𝐵2 𝐵3 + 𝐵3 𝐵1 + ̅̅̅
𝐵1 ̅̅̅
𝐵2 ̅̅̅
𝐵3
Para B2’:
B3
0 1 1 0
0 1 1 0
B0
1 0 0 1
B1
1 0 0 1
B2
B2’ = 𝐵2 ̅̅̅
𝐵1 + ̅̅̅
𝐵2 𝐵1
Para B1’:
B3
0 0 0 0
0 0 0 0
B0
1 1 1 1
B1
1 1 1 1
B2
B1’ = 𝐵1
Para B0’:
B3
1 1 1 1
0 0 0 0
B0
0 0 0 0
B1
1 1 1 1
B2
B1’ = ̅̅̅
𝐵0
Para los casos donde V2 = 0, V1 = 1 y V2 = 1, V1 = 1.

No es necesaria una función lógica, ya que para V2 = 0, V1 = 1, los bits de B van directo a las
entradas del MUX. Y para V2 = 1, V1 = 1, las entradas del MUX son conocidas (1 lógico =
Vcc, 0 lógico = tierra).
11
MANEJO DE DATOS
FIEE-UNI
SIMULACIÓN
Cuando V2 = 0, V1 = 0
Para este caso la respectiva operación es: A + Complemento a 9 de B. Lo cual podemos

comprobarlo en la imagen.
Cuando V2 = 0, V1 = 1
Para este caso la respectiva operación es: A + B. Lo cual podemos comprobarlo en la

imagen (6+3=9).
Cuando V2 = 1, V1 = 0
12
MANEJO DE DATOS
FIEE-UNI
Para este caso la respectiva operación es: A + Complemento a 10 de B. Lo cual podemos

comprobarlo en la imagen (2 + (10-6) = 6).
Cuando V2 = 1, V1 = 1
Para este caso la respectiva operación es: A + 1. Lo cual, podemos comprobar esta
operación independiente del valor de B como se muestra en la imagen (6+1=7).
3. Diseñar e implementar los siguientes conversores de código, empleando

decodificadores y codificadores, visualizando las salidas en LED’s.
a) Exceso 3 Gray a 84-2-1
b) BCD 2421 a BCD natural
13
MANEJO DE DATOS
FIEE-UNI
SOLUCIÓN:
DIGITO BCD Natural BCD 2421 Exceso 3 Exceso 3 Gray

BCD
0 0000 0000 0011 0010
1 0001 0001 0100 0110
2 0010 0010 0101 0111
3 0011 0011 0111 0100
4 0100 0100 1000 1100
5 0101 1011 1001 1101
6 0110 1100 1010 1111
7 0111 1101 1011 1110
8 1000 1110 1100 1010
9 1001 1111 1101 1011
EXCESO 3 GRAY a 8-4-2-1

De acuerdo a los valores correspondientes de la tabla para cada código, la imagen a
continuación muestra el conversor de código utilizando codificadores y decodificadores,
74147 y 74154. Se muestra el número 5 en código Exceso 3 Gray como entrada (a la
izquierda) y como su salida correspondiente al código BCD 8-4-2-1 (a la derecha).
14
MANEJO DE DATOS
FIEE-UNI
BC 2421 a BCD natural

La imagen a continuación muestra el conversor de código utilizando codificadores y
decodificadores, 74147 y 74154. Se muestra el número 5 en código BCS 2421 como
entrada (a la izquierda) y como su salida correspondiente al código BCD natural (a la
derecha).
Para ambos casos, los pines del decoder 74154 se ubican de acuerdo al valor que
corresponda la conversión en los pines de entrada del encoder 74147.
4.-Diseñe e implemente un circuito conversor de código, que permita visualizar en un

display de siete segmentos el valor de la tecla que se presiona en un teclado hexadecimal.
SOLUCIÓN:
15
MANEJO DE DATOS
FIEE-UNI
SIMULACIÓN
U2:A
1
3
2
74LS08 U4
7 13
A QA
1 12
B QB
U2:B 2
C QC
11
4 6 10
D QD
11
13
14
15
16
17
18
19
20
21
22
23
6 4 9
9
1
2
3
4
5
6
7
8
BI/RBO QE
5 5 15
RBI QF
U1 3 14
D
C
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
E
B
A
LT QG
74LS08
74150
74LS47
U2:C
Y
9
8
10
10
74LS08
U2:D
12
11
13
74LS08
16
MANEJO DE DATOS
FIEE-UNI
A B C D W D
0 0 0 0 E0’ 0
0 0 0 1 E1’ 1
0 0 1 0 E2’ 2
0 0 1 1 E3’ 3
0 1 0 0 E4’ 4
0 1 0 1 E5 5
0 1 1 0 E6’ 6
0 1 1 1 E7’ 7
1 0 0 0 E8’ 8
1 0 0 1 E9’ 9
1 0 1 0 E10’ X
1 0 1 1 E11’ X
1 1 0 0 E12’ X
1 1 0 1 E13’ X
1 1 1 0 E14’ X
1 1 1 1 E15’ X
X: términos irrelevantes
5. Diseñe e implemente un circuito decodificador, que decodifique un numero

binario de cuatro bits (16 combinaciones) al sistema de letras que serán visualizadas en
un display de 7 segmentos
17
MANEJO DE DATOS
FIEE-UNI
Se utilizará el display de 7 segmentos:
DISPLAY DE SIETE SEGMENTOS
La tabla de verdad para el circuito que decodifique el número binario a letras en el display
será:
ENTRADAS SALIDAS AL DISLPAY
W X Y Z a b c d e f g
0 0 0 0 0 1 1 1 0 1 1 1 A
1 0 0 0 1 0 0 1 1 1 1 1 b
2 0 0 1 0 1 0 0 1 1 1 0 C
3 0 0 1 1 0 1 1 1 1 0 1 d
4 0 1 0 0 1 0 0 1 1 1 1 E
5 0 1 0 1 1 0 0 0 1 1 1 F
6 0 1 1 0 1 0 1 1 1 1 1 G
7 0 1 1 1 0 1 1 0 1 1 1 H
8 1 0 0 0 0 1 1 0 0 0 0 I
9 1 0 0 1 0 1 1 1 0 0 0 J
10 1 0 1 0 0 0 0 1 1 1 0 L
11 1 0 1 1 0 0 1 0 1 0 1 n
12 1 1 0 0 1 1 1 1 1 1 0 O
13 1 1 0 1 1 1 0 0 1 1 1 P
14 1 1 1 0 1 1 1 0 0 1 1 q
15 1 1 1 1 0 0 0 0 1 0 1 r
18
MANEJO DE DATOS
FIEE-UNI
Implementación del circuito:

VCC
5V
VCC
B C D
A
17
U9A U1
74LS04N 12 11 0
10
VCC MUX_8TO1
5V
U2
VCC
1
0
MUX_8TO1
VCC
5V U3
2
3
VCC 0
CA
U8
A B C D E F G H
MUX_8TO1
VCC
5V U4
VCC 4
MUX_8TO1
VCC
U5
5V
VCC 0 5
VCC MUX_8TO1
5V
U6
VCC
0
MUX_8TO1
VCC
5V U7
8
VCC
0
MUX_8TO1
19
MANEJO DE DATOS
FIEE-UNI
SIMULACIÓN
OBS1: Para simplificar la simulación se utilizó AND de 8 entradas.

OBS2: En el laboratorio se debe verificar el tipo de decodificador, es decir si activa o
desactiva la salida.
6. Empleando un multiplexor de 4 a 1 y compuertas externas mínimas, implementar

la siguiente función de Boole:
̅ + 𝑩𝑫 + 𝑪𝑫 + 𝑩
𝒇(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 ̅𝑫̅
Use las variables A y B como variables de control del MUX, además indicar la
especificación decimal de la función, teniendo en cuenta que B debe estar
conectado a 𝑆0 .
20
MANEJO DE DATOS
FIEE-UNI
SOLUCIÓN:
Para la resolución de este problema primero debemos encontrar todos los

mintérminos que están involucrados en esta función. De esta manera hacemos las
expansiones:
𝐴𝐵̅ = 𝐴𝐵̅ (𝐶 + 𝐶̅ )(𝐷 + 𝐷 ̅ + 𝐴𝐵̅ 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶̅ 𝐷

̅ ) = 𝐴𝐵̅ 𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷 ̅
𝐵𝐷 = 𝐵𝐷(𝐴 + 𝐴̅)(𝐶 + 𝐶̅ ) = 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷
𝐶𝐷 = 𝐶𝐷(𝐴 + 𝐴̅)(𝐵 + 𝐵̅ ) = 𝐴𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴̅𝐵̅ 𝐶𝐷
𝐵̅ 𝐷 ̅ (𝐴 + 𝐴̅)(𝐶 + 𝐶̅ ) = 𝐴𝐵̅ 𝐶𝐷
̅ = 𝐵̅ 𝐷 ̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅ 𝐶𝐷
̅ + 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅
De esta forma, se puede determinar que la tabla de combinaciones para la función

𝑓:
𝑨𝑩𝑪𝑫 𝒇
𝟎𝟎𝟎𝟎 1
𝟎𝟎𝟎𝟏 0
𝟎𝟎𝟏𝟎 1
𝟎𝟎𝟏𝟏 1
𝟎𝟏𝟎𝟎 0
𝟎𝟏𝟎𝟏 1
𝟎𝟏𝟏𝟎 0
𝟎𝟏𝟏𝟏 1
𝟏𝟎𝟎𝟎 1
𝟏𝟎𝟎𝟏 1
𝟏𝟎𝟏𝟎 1
𝟏𝟎𝟏𝟏 1
𝟏𝟏𝟎𝟎 0
𝟏𝟏𝟎𝟏 1
𝟏𝟏𝟏𝟎 0
𝟏𝟏𝟏𝟏 1
Siendo A y B las variables de selección podemos notar que la tabla de combinaciones

se divide en parte negra, azul, morada y roja. Así, se darán funciones dependiendo
de C y D:
21
MANEJO DE DATOS
FIEE-UNI
 ̅
Negra: 𝑓 = 𝐶 + 𝐷
 Azul: 𝑓 = 𝐷
 Morada: 𝑓 = 1
 Roja: 𝑓 = 𝐷
De esta forma el diseño del circuito con el MUX siendo las variables de selección 𝑆1
y 𝑆0 igual a 𝐴 y 𝐵, respectivamente, quedará de la siguiente forma:
7.-Diseñe e implemente un comparador de magnitud de dos números de tres bits cada

uno, para obtener en la salida A>B, A<B, A≠B y A=B, visualizar la salida de leds.
SOLUCIÓN:
A B A<B A=B A>B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
22
MANEJO DE DATOS
FIEE-UNI
f ( A  B)  f ( A  B)  f ( A  B)
Partimos de un comparador de 1 bit cuyo esquema es el siguiente:
Donde E es un habilitador que cuando esta en “1” realiza la comparación.Para

realizar un comparador de 3 bits hacemos pequeñas comparaciones comenzando
con los bit mas grandes:
23
MANEJO DE DATOS
FIEE-UNI
Diseño del circuito :
24
MANEJO DE DATOS
FIEE-UNI
25
MANEJO DE DATOS
FIEE-UNI
8.-Diseñe e implemente un circuito (bus de 4 bits) que transmita datos en forma by

direccional, mostrar en display de 7 segmentos el dato transmitido. Emplee el C.I 74125 ó
74126(compuertas de tres estados)
SOLUCIÓN
Lo único que tengo que mostrar es aquí lo siguiente:
Usaré un 2 compuertas por bit en la entrada, un 74125 y un 74126.Esto para poder obtener
la dirección deseada. Unas vez hechas ambas se van a controlar mediante el selector
izquierdo superior. Por otro lado para controlar la entrada de datos y no interferir con
ambas entradas a la vez. Se usa un 2 buffer más para desactivar a una cuando la otra está
actuando. Para estos dos último buffer se usara otro control dibujado en la parte derecha.
La simulación fue hecha en proteos.
26
MANEJO DE DATOS
FIEE-UNI
27
MANEJO DE DATOS
FIEE-UNI
28
MANEJO DE DATOS
FIEE-UNI
U5:D
74126
R9 12 11 R10
110 110
13
13
U1
U2 7 13
A QA
7 13 11 12 1 12
A QA B QB
1 12 2 11
B QB C QC
2 11 6 10
C QC D QD
6
D QD
10 U6:D
U5:C 4
BI/RBO QE
9
4 9 74125
74126 5 15
BI/RBO QE RBI QF
5 15 3 14
RBI QF LT QG
3 14 9 8
LT QG
7447
7447 +0.00
Volts
10
U4:A U4:B U4:C U4:D
11
3
10
1 4 10 13
8 9
8
2
12
11
74126 74126 74126 74126
6
10 U3:C
3
U6:C 4 U3:B 7412513 U3:D
U5:B
74125 1 U3:A 74125 74125
9
74126 74125
12
2
5 6
R8
4
100
R1
4
R7 110
6 5
100
U6:B R2
74125 110
R6 U5:A
74126
100
2 3
R3
110
1
R5 R4
1
110 110
3 2
U6:A
74125
9.-Haciendo uso de la herramienta Max Plus II, diseñe un sumador, según el

procedimiento siguiente
SUMADOR COMPLETO (MAXPLUS)
Partimos del semisumador de un bit:
29
MANEJO DE DATOS
FIEE-UNI
Semisumador (semisum.gdf)
Además creamos un simbolo para este semisumador:
Creamos a partir de este semisumador, un sumador completo de un bit:
Sumador completo de un bit (sumcom.gdf)
30
MANEJO DE DATOS
FIEE-UNI
Le asignamos un simbolo:
Ahora con este sumador de un bit, creamos el sumador completo de 4 bits:
31
MANEJO DE DATOS
FIEE-UNI
Simulamos:
10.-Haciendo uso de la herramienta Max Plus II, diseñe una Unidad Aritmética y Lógica,
según el procedimiento siguiente
CIRCUITO LÓGICO ARITMÉTICO (ALU)
Creamos primero la unidad lógica y aritmética por separado
Unidad lógica.-
Creamos primero el comparador de un bit:
Comparador de 1 bit
32
MANEJO DE DATOS
FIEE-UNI
Ahora con esta unidad básica creamos el comparador de 4 bits:
Circuito Lógico, para la Unidad Lógica Aritmética
Unidad Aritmética.-
Creamos el sumador completo de 1 bit, a partir de un semisumador:
33
MANEJO DE DATOS
FIEE-UNI
Ahora creamos el sumador completo de 4 bits:
Ahora creamos el circuito aritmético, que sume y reste, en base al sumador completo de 4
bits:
34
MANEJO DE DATOS
FIEE-UNI
Ahora la Unidad Lógica Aritmética será:
35

Previo3 Digitales

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Previo3 Digitales

Uploaded by

Copyright:

Available Formats

UNIVERSIDAD NACIONAL DE INGENIERÍA

“FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA”

PROFESOR: MORALES VILLANUEVA AURELIO

CURSO: SISTEMAS DIGITALES I EE-635

CIRCUÍTOS ARITMÉTICOS Y LÓGICOS PARA EL

Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y

Dentro de los codificadores podemos distinguir varios tipos, como el descrito

El decodificador es un dispositivo que acepta una entrada digital codificada en binario y

En un decodificador de 2 a 4 (se tienen 2 pines o patitas de entrada y 4 pines o patitas de

La entrada de inhibición se puede aplicar de diversas formas y en distintas etapas, según

Los decodificadores suelen ir conectados a las entradas de etapa de presentación visual,

En un circuito electrónico, se llama comparador a un amplificador operacional en lazo

Estudiemos el siguiente circuito:

1. Diseñe e implemente un circuito que sume dos números decimales de un dígito

Sabemos que un sumador de 4 bits, el resultado al llegar a 15 (en binario 1111) y al

2. Diseñe una unidad aritmética decimal, con dos variables de selección 𝑽𝟏 y 𝑽𝟐 y

En el diseño utilice bloques MSI, y diseñe el complementador a 9 a nivel de

Para el diseño de este problema utilizaremos MUX y SUMADOR Completo, además de

Para V2 = 0, V1 = 0. Se pide A + Complemento a 9 de B.

La expresión anterior es igual a 9 – B = 9 + 𝐵̅ + 1, que en binario (bits) seria: 1001 + ̅̅̅

Para V2 = 1, V1 = 0. Se pide A + Complemento a 10 de B.

La expresión anterior es igual a 10 – B = 10 + 𝐵̅ + 1, que en binario (bits) seria: 1010 +

B3 B2 B1 B0 B3' B2' B1' B0'

Para los casos donde V2 = 0, V1 = 1 y V2 = 1, V1 = 1.

Para este caso la respectiva operación es: A + Complemento a 9 de B. Lo cual podemos

Para este caso la respectiva operación es: A + B. Lo cual podemos comprobarlo en la

Para este caso la respectiva operación es: A + Complemento a 10 de B. Lo cual podemos

3. Diseñar e implementar los siguientes conversores de código, empleando

DIGITO BCD Natural BCD 2421 Exceso 3 Exceso 3 Gray

EXCESO 3 GRAY a 8-4-2-1

BC 2421 a BCD natural

4.-Diseñe e implemente un circuito conversor de código, que permita visualizar en un

5. Diseñe e implemente un circuito decodificador, que decodifique un numero

Se utilizará el display de 7 segmentos:

DISPLAY DE SIETE SEGMENTOS

ENTRADAS SALIDAS AL DISLPAY

Implementación del circuito:

OBS1: Para simplificar la simulación se utilizó AND de 8 entradas.

6. Empleando un multiplexor de 4 a 1 y compuertas externas mínimas, implementar

Para la resolución de este problema primero debemos encontrar todos los

𝐴𝐵̅ = 𝐴𝐵̅ (𝐶 + 𝐶̅ )(𝐷 + 𝐷 ̅ + 𝐴𝐵̅ 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶̅ 𝐷

𝐵𝐷 = 𝐵𝐷(𝐴 + 𝐴̅)(𝐶 + 𝐶̅ ) = 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷

𝐶𝐷 = 𝐶𝐷(𝐴 + 𝐴̅)(𝐵 + 𝐵̅ ) = 𝐴𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴̅𝐵̅ 𝐶𝐷

De esta forma, se puede determinar que la tabla de combinaciones para la función

Siendo A y B las variables de selección podemos notar que la tabla de combinaciones

7.-Diseñe e implemente un comparador de magnitud de dos números de tres bits cada

A B A<B A=B A>B

Partimos de un comparador de 1 bit cuyo esquema es el siguiente:

Donde E es un habilitador que cuando esta en “1” realiza la comparación.Para

Diseño del circuito :

8.-Diseñe e implemente un circuito (bus de 4 bits) que transmita datos en forma by

9.-Haciendo uso de la herramienta Max Plus II, diseñe un sumador, según el

SUMADOR COMPLETO (MAXPLUS)

Partimos del semisumador de un bit:

Además creamos un simbolo para este semisumador:

Creamos a partir de este semisumador, un sumador completo de un bit:

Sumador completo de un bit (sumcom.gdf)

Ahora con este sumador de un bit, creamos el sumador completo de 4 bits:

CIRCUITO LÓGICO ARITMÉTICO (ALU)

Creamos primero la unidad lógica y aritmética por separado

Creamos primero el comparador de un bit:

Ahora con esta unidad básica creamos el comparador de 4 bits:

Circuito Lógico, para la Unidad Lógica Aritmética