PASO 3: DISEÑO DE CIRCUITOS COMBINACIONALES - DISEÑAR E

IMPLEMENTAR EN VHDL CIRCUITOS COMBINACIONALES.

Presentador por:
JAVIER ALEXANDER CHAPARRO

Tutor
SANDRA MILENA GARCIA

ELECTRONICA DIGITAL
Grupo: 243004_54

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA.

ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA
Marzo de 2018
OBJETIVOS
INTRODUCCION
 DESARROLLO DE LA ACTIVIDAD
1. Describa en VHDL tres multiplexores utilizando la sentencia with-select. Los
tres multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada
entrada un número de bits diferente.
1.1. Multiplexor 6 a 1

Figura 1. Un pantallazo de la descripción en VHDL.

Figura 2. Pantallazo del esquema.

 Figura 3. Un pantallazo del resultado (diagrama) de la simulación

1.2. Multiplexor 3 a 1

Figura 4. Un pantallazo de la descripción en VHDL.

 Figura 5. Pantallazo del esquema.

Figura 6. Un pantallazo del resultado (diagrama) de la simulación.

1.3. Multiplexor 8 a 1

Figura 7. Un pantallazo de la descripción en VHDL.

Figura 8. Pantallazo del esquema.

 Figura 9. Un pantallazo del resultado (diagrama) de la simulación.

2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia

with-select. El diseño debe contener:
2.1. Un pantallazo de la descripción en VHDL.
2.2. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño.
Figura 10. Un pantallazo de la descripción en VHDL.

Figura 11. Pantallazo del esquema.

 Figura 12. Un pantallazo del resultado (diagrama) de la simulación.

3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la

sentencia with-select. El diseño debe contener:
3.1. Un pantallazo de la descripción en VHDL.
3.2. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño.

Figura 13. Un pantallazo de la descripción en VHDL.

 Figura 14. Un pantallazo de la descripción en VHDL.

Figura 15. Un pantallazo del resultado (diagrama) de la simulación.

4. Describa en VDHL el circuito que se muestra en la siguiente figura:

Utilizando la sentencia with-select.
Utilizando la sentencia when-else.
El diseño debe contener:
Un pantallazo de la descripción en VHDL.
Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño

Figura 16. Un pantallazo de la descripción en VHDL.

 Figura 17. Un pantallazo de la descripción en VHDL.

Figura 18. Un pantallazo del resultado (diagrama) de la simulación.

5. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando
la sentencia when-else.

El diseño debe contener:

5.1. Un pantallazo de la descripción en VHDL.
5.2. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño.
 6. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño
debe contener tres módulos diferentes (tres COMPONENTs) y un archivo de
alto nivel, tal como se muestra en la siguiente figura.

El diseño debe contener:

6.1. Un pantallazo de la descripción en VHDL.
6.2. Un pantallazo con el RTL del alto nivel.
6.3. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto
funcionamiento del diseño.
 CONCLUSIONES

.
Referencias
Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando
Lenguajes de Descripción de Hardware. (Capítulos 4, 5 y 6, pp. 77-134). Madrid.
Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

Fajardo, C. (2012, diciembre 20), Introducción a VHDL, circuitos combinacionales

(Parte 1) [Archivo de video], Recuperado de https://youtu.be/OIj59kyR7wU

Fajardo, C. (2012, diciembre 21), Introducción a VHDL, circuitos combinacionales

(Parte 2) [Archivo de video], Recuperado de https://youtu.be/dK545R-YT58

Fajardo, C. (2017, Julio 13), Diseño Digital con Vivado: Detección de errores
[Archivo de video]. Recuperado de https://youtu.be/7MnDMs-ObmI

Fajardo, C. (2017, Julio 12), Diseño y simulación de un circuito combinacional

usando el software Vivado [Archivo de video]. Recuperado de
https://youtu.be/6qZtOrevd38 (Archivo de Simulación)

Fajardo, C. (2017, Julio 9), Diseño de un multiplexor en VHDL en Vivado [Archivo

de video]. Recuperado de http://youtu.be/tFykKHLwLCw?hd=1

Fajardo, C. (2017, julio 13), Diseño jerárquico en VHDL. [Archivo de video],

Recuperado de https://youtu.be/fiLkRDRif4Y (Archivo de Instanciacón)