)­Ër

ó–¼Ô
›25WVLSI Design/CAD Symposium
Ì«!8\²d½qr
8$æÅêù‘Ÿfðh

Jžáå
é5íĉÅÃAH¡ĉ(Virtuoso)ÕÅÏÚø¡ĉ
(Momentum)-Momentum in Virtuoso

3‰€
IC s‡ĆV‰€G
20146'%’ز[ÌJž-Z~ÆG

*mcµ
›W’pnúÛcµ

)­«!Þ‚

Introduction to Conversational —Uƒ/tãŧb
ß½{=http://www.cic.org.tw/cic_v13/login/login.jsp

French - Syllabus Summer 2004 1

±Nœi
=x ‚ӡyKjD•9CICŧC&
 ›W¶gíĉÅàsÌsÒêÖB sJžpˆ½Ì
20146’}«!Nœ s(CIC)8\²d½½i§ç
技術推廣組 李玠樺

財團法人國家實驗研究院 國家晶片
系統設計中心 (CIC) 為表揚年度優良設
計晶片製作之獲獎師生及推廣本中心
最新服務項目及研發成果，希望藉此
活動進而能促進產學研交流，特訂於
2014年8月5日至8月8日於台中市福容大
飯店，時值第二十五屆超大型積體電

設計暨計算機輔助設計技術研討
會，舉辦國家晶片系統設計中心成果
CIC Special Session 講座吸引眾多師生前來參加，
發表會。本中心於今年的成果發表會 會場內座無虛席!
中安排了一系列精采活動包含 CIC
Special Session、平台攤位展示、好康晶喜抽獎活動及CIC Short Course，每場活動都吸引了眾
多的師生前來參與。
CIC Special Session活動由本中心呂良鴻主任的致詞揭開序幕，緊接著為本年度優良晶片設
計者的頒獎典禮，專題演講部分更有本中心呂良鴻主任為大家做CIC簡介、成果介紹及最新
業務說明，以及黃俊銘博士帶來的MorFPGA Duo平台服務及MorSensor感測積木介紹，議程最
後的Q&A時間本中心主任亦親自跟與會師生們進行交流分享；會場外的平台攤位亦展示了各
項研發成果包含雲端 EDA 運算服務、 PCB 服務、 CMOS 微機電平台及量測服務、 MorSen-
sor感測積木、防災感測節點系統、MorFPGA Duo平台、訓練課程及IC設計能力鑑定介紹等豐
富內容，展示攤位現場有CIC工程師為參觀者作詳細解說與實體操作示範；今年的CIC Short
Course課程安排本中心廖信豪副研究員及莊彥澤副研究員為大家介紹CMOS MEMS感測器實作
與整合驗證平台。

此次的研討會活動總計獲得超過500人次的師生熱情參與及迴響，使得本次研討會活動能
圓滿完成。CIC感謝各位的支持與愛護，讓我們擁有追求創新與卓越的無限動力!

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 2
 年度優良晶片頒獎實況 平台攤位展示區吸引眾多與會者前來參觀詢問

晶片中心呂良鴻主任為大家詳述本中心 晶片中心計畫主持人黃俊銘博士現場為
的最新服務及研發 與會者主講FPGA Duo及MorSensor

抽獎活動現場 本次CIC Short Course上課實況

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 3
 CIC Short Course課程結束後的抽獎活 研討會展示攤位現場
動，由本中心王建鎮副主任頒發

8月6日抽獎活動請來台大闕志達教授為我們抽 8月7日的抽獎活動請來中興張振豪教授為我們
出幸運兒 抽出幸運兒

闕志達教授與本中心呂良鴻主任及中心工作人員一起合照留影

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 4
 7108$æÅêù‘Ÿfðh

fðh/£Ċ´
在國家實驗研究院大眾教育推廣之政策下，為讓青少年學子具有未來學習與就業的憧
憬，本中心南區辦公室配合7月10日成功大學暑期電機營舉辦參訪活動，當日一行120人分成
二梯次依續蒞臨參訪，其學員則來自有興趣於電機工程領域之全國的高中生。
活動中，由王建中及莊彥澤二位副研究員，分別先以簡報的方式介紹中心業務及IC設計
技術基本概念，讓學員初步瞭解步入IC設計與製作及所需具備的專業知識及學習方向。接著
由涂志和、蕭旭峰及劉家仰三位工程師帶領學員依續進入量測實驗室參觀，介紹量測技術相
關之儀器及現場展示與解說晶片、晶圓與封裝測試等初步實務技術與成品。希望藉由此次參
訪活動，可使參訪營隊的高中生學員們，對晶片設計與半導體技術的概念有所初步了解，並
可作為個人未來志向與目標之參考！

學員聽取簡報情況一 學員聽取晶片實品解說

學員聽取簡報情況二 學員於大廳合照

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 5
 é5íĉÅÃAH¡ĉ(Virtuoso)ÕÅÏÚø¡ĉ(Momentum)
Momentum in Virtuoso
晶片實作組/許源佳
一、前言
在積體電路設計流程中，設計者是依據所需之規格目標進行電路(schematic)設計，從選
擇適當之電路架構與製程技術到調整元件參數來完成佈局前模擬(previous layout simulation)，
下一步驟就是進行電路佈局(layout)。電路佈局則是將設計模擬完成的電路，實現為晶片實體
結構的步驟。在佈局中需要考量製程廠針對該製程所訂定的設計規範進行檢查(design rule
check, DRC)，以及佈局圖與電路圖是否正確(layout verse schematic, LVS)，確保此佈局圖能夠被
正確地製作出來。佈局完成後就必須進行佈局寄生的萃取，再帶回電路中進行佈局後模擬
(post layout simulation)，估算佈局所產生的寄生效應對電路的影響。如此才算完成電路的設
計。萃取佈局寄生是一般根據製程規範來估算出寄生的電阻與寄生的電容值，但電路操作頻
率愈高時，並無法用電阻與電容來估算寄生效應時，往往就會仰賴額外的電磁
(electromagnetic, EM ) 模擬軟體來模擬佈局之效應。目前積體電路模擬與佈局主流是利用益華
科技Cadence的軟體來進行，模擬是在ADE (analog design environment)介面中，可選擇不同的模
擬引擎(SpectreHspiceGoldenGate等…)；佈局軟體則是採用Virtuoso。然而為了估算佈局所
產生的寄生，採用電磁模擬是需要有佈局檔案，設定基板結構與材料特性，來得到佈局所產
生的效應。所以如何簡化萃取寄生與電路進行共同模擬之設計流程，對設計者就有很大的幫
助，換言之就是採用單一資料庫，減少不同軟體間的轉換流程。本文將介紹一套電磁模擬軟
體Momentum結合佈局軟體Virtuoso，整合至積體電路主流設計軟體。文章將簡單介紹電磁模
擬軟體Momentum與其模擬之步驟，在介紹整合Momentum至佈局軟體Virtuoso中的介面與流
程。

二、電磁模擬軟體Momentum
Momentum是平面式之電磁模擬軟體，是內建在Agilent電路模擬軟體advanced design system
(ADS)之中，演算法採用Method of Moments (MoM)，模擬的方式是將繪製完成之佈局圖，切割
成許多小區，稱為網格(mesh)，假設每一區塊之電流均勻分佈，利用電阻、電容與電感來等
效每一區塊之特性，計算每一區塊內的等效元件隨頻率改變的數值與區塊間的互感及互容，
經過矩陣的運算求得散射參數(S parameter)，如下圖一所示。

圖一、Momentum計算方式之示意圖

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 6
 實際模擬步驟將於下列做簡單的說明：

2.1、佈局圖繪製或載入
佈局圖可在ADS軟體中的佈局視窗直接繪製，或是利用其他佈局軟體進行繪製，在轉出
相對應的格式即可載入到佈局視窗當中。支援的格式包含GDSIIDXF/DWGGerber/Drill
Cadence/PCBIGESODB++等等，如圖二所示。

圖二、佈局圖繪製與載入支援之格式

2.2、基板之定義
參考技術資料定義製程基板的頗面圖，包含介電層之介電系數、厚度與材料損耗，導體
之厚度與導電係數等材料特性，如圖三所示。

圖三、定義基板結構

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 7
2.3、電磁模擬環境之設定
模擬環境設定包含定義激發源(port)的形式、網格(mesh)之設定、模擬頻率等，都在EM
setup的視窗當中，如圖四所示。

圖四、EM模擬環境之設定

2.4、模擬與結果
設定完EM模擬環境即可進行電磁模擬，模擬結果可與電路層級來相互比對亦可將EM模
擬結果與電路進行協同模擬(co-simulation)，圖五表示EM模擬之狀態視窗；圖六表示模擬結果
顯示視窗。

圖五、EM模擬之狀態視窗 圖六、模擬結果顯示視窗

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 8
三、Momentum Virtuoso模擬流程
Cadence Virtuoso在積體電路設計流程中常使用的佈局軟體，若將電磁模擬軟體Momentum
整合在Virtuoso視窗中，可簡化轉檔資料庫轉換的步驟，使設計模擬驗證流程更為順暢。在此
以一 VCO 為範例(如圖七 a )，其中電感(如圖七 b )來進行電磁模擬，利用在 Virtuoso 中執行
Momentum的步驟如下

(a) (b)
圖七、在Virtuoso視窗下的VCO佈局圖與電感單元(inductor cell)

3.1、在Virtuoso視窗中建立 Momentum cell

在Virtuoso layout view的視窗下點選Launch下拉式選單，可以看到Momentum的選項，點選
後會產生Momentum-Virtuoso選單，如下圖八所示：

圖八、

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 9
 在Momentum-Virtuoso選單中點選Make Momentum Cell…建立一個 Momentum Cell，如圖九
所示：

圖九、建立 Momentum Cell

接著Momentum view與 Agilent Momentum-Virtuoso視窗就會開啟，如圖十、十一所示：

圖十、Momentum view視窗

圖十一、Agilent Momentum-Virtuoso視窗

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 10
3.2、簡化佈局中via 陣列
在積體電路中via陣列是為了減少上、下層連接的電阻，如圖十二，但EM模擬會花大量
的資源在計算via之間的耦合效應，浪費許多不必要的運算資源，所以一般會將佈局圖先做簡
化，將用一個大的via來等效via陣列。

圖十二、佈局中的via 陣列需簡化

在Virtuoso中執行電磁模擬，佈局圖可以自動簡化via，在Agilent Momentum-Virtuoso 視窗
上開啟via簡化的設定視窗，選擇Via Simplification 的型式，即可看到簡化厚的via陣列，如圖
十三所示。

圖十三、自動簡化佈局圖via的方式

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 11
 簡化via需確認要能直接點選via編輯修改佈局圖，若layout是建立完成的階層式單元
(hierarchy cell)，需先將cell flatten後，即可點選via，如圖十四。

圖十四、將階層式單元 flatten的方式

3.3、定義基板結構
完成佈局圖的繪製與簡化後就是進行基板結構的定義，開啟基板的編輯視窗，可參考製
程設定檔案將基板建立完成，若有建立完成之基板檔案(副檔名為*.ltd)，可直接讀取，如圖
十五所示。

圖十五、建立基板結構

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 12
3.4、定義激發源
佈局中若以含有pin腳，即可直接自動產生port，定義為電磁模擬的激發源，亦可自行定
義，如圖十六所示

圖十六、定義激發源

3.5、設定模擬環境與頻率
模擬環境包含模擬的模式(mode)、電流分析的型式與網格之設定，如下圖十七所示。圖
十八表示設定欲分析之頻率範圍。

圖十七、設定模擬環境

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 13
 圖十八、定義模擬頻率的範圍
3.6、模擬
設定完程即可進行模擬，相關的模擬狀態會顯示在狀態視窗之中，如下圖十九所示

圖十九、模擬與狀態視窗

3.7、建立EM model
進行完電磁模擬後，可以直接檢視模擬結果是否正確，或是建立EM模型與電路進行協
同模擬(co-simulation)，設定方式直接在Agilent Momentum- Virtuoso視窗中產生EM結果的symbol
view，即可在電路中呼叫此EM元件，如圖二十所示。

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 14
 圖二十、建立EM model

四、結論
在原積體電路設計的流程中，主要是在Cadence軟體中進行電路設計與佈局，若需嚴謹的
考量佈局所產生的電磁效應，就必須將佈局檔案從Virtuoso匯出，再匯入至電磁模擬軟體中進
行電磁模擬，模擬完在將結果轉出帶回電路中進行協同設計，繁瑣重複的資料庫轉換造成設
計者的不便，所以仍有許多的設計者在估算佈局寄生時，只單獨簡易地萃取寄生電阻與寄生
電容值。若採用整合 Virtuoso 與 Momentum 的設計流程，簡化資料庫的轉換的步驟，直接在
Virtuoso上進行EM模擬，提供給設計者更有效與更準確的積體電路設計流程。

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 15
 ŠÈ_ ’}ÉĈpMŒ ’}«!Nœ s
ICAH s‡Ù>IC s‡ĆV;Á³G
國家晶片系統設計中心接受經濟部工業局委託，自102年起開辦IC佈局設計能力鑑定/數位
IC 設計能力鑑定，為全台灣第一套 IC 設計的能力鑑定考試，由國內 IC 設計專家共同研發命
題，測驗內容符合業界需求、軟體更與國際接軌，能準確評量受試者的IC設計能力，歡迎各
界踴於報考！
10369IC s‡ĆV;Áur³d
項目 IC佈局設計能力 數位IC設計能力 說明

1. 個別報名：網路線上報名
103/08/11~ 103/08/11~ 2. 團體報名：團報負責人填寫團體報名表後匯
受理報名 款。
103/09/16 103/09/16
◎詳細報名方式及費用請洽網站簡章公告。

准考證、考試 1. 准考證請自行上網列印，不另行寄發。
通知、考場地 103/09/15~ 103/09/15~ 2. 考試通知、考場地點等考試相關資訊皆不郵
點、考場座位 寄紙本資料，請於指定時程內自行上網查詢/
103/09/26 103/09/26 列印。
公告
3. 考場座位於考試當天公告於各試場門口。

1. 學科筆試
考試日期 2. 術科實作
103/09/27(六) 103/09/28(日) 請攜帶准考證與個人身分證明(如:身分證、駕
照、有相片之健保卡)

成績公佈 103/10/31 103/10/31 可線上查詢成績。

成績複查申 成績公布後~ 成績公布後~

請、寄發複查 填寫成績複查申請單
成績單 103/11/17前 103/11/17前

成績單與證書
寄發 103/11/28 103/11/28 陸續寄出給各考生

※主辦單位得視需要保留調整重要日程表之權利

 對本能力鑑定各項業務有任何疑義或需取得最新訊息 可聯絡：
 鑑定考試網址：http://www.cic.org.tw/ICDESIGN
 聯絡電話：03-5773693*225 傳真號碼：03-5774064
 電子郵件：icdesign@cic.narl.org.tw
 通訊地址：300新竹市科學園區展業一路26號7樓
財團法人國家實驗研究院國家晶片系統設計中心IC設計能力鑑定小組

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 16
 20146'%’ز[ÌJž-Z~
2014年台北國際發明暨技術交易展2014Taipei International Invention Show and Technomart
預定於民國103年9月18日（四）至9月21日（日）於台北世貿大樓一館展出。10周年更規劃以
專利商品、發明競賽區、技術交易區及媒體服務區等兩千項技術與專利，歡迎免費入場參
觀，相關資訊請參考http://www.inventaipei.com.tw/網站訊息。
晶片中心本次以 「氫離子感測場效電晶體及其製造方法」、「偏移補償電路及其補償
方法」、「新型三維指向裝置」及「用藥記錄裝置及其方法」四項專利參與發明競賽區之展
出(攤位編號A0331、A0232)，歡迎各界蒞臨指教 !

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 17
 ¤«!2‘#›W’pn üN1m
ú“ôO8û

桌球比賽獲得全院第三名 羽球比賽獲得全院第四名

卡拉OK比賽獲得全院第三名 撞球比賽獲得全院第二名

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 18
 T25HVG2-103Cޫ!‚

ޫ!‚
,ßÝÀ  sb s°4Ð() wí

T25HVG2-103C-A0002 LOÜ &à”7Ăo†^ÅRë«! 1.712*1.111

T25HVG2-103C-A0004a ¬O?ìOz 0Ù>Å:ŷΔäÅÛ` 1.760*1.760

T25HVG2-103C-A0005 â+YÅ:љNœQõESDeĄ$‡õÅl 2.679*1.653

"O¹÷OI
Ž®ä
T25HVG2-103C-A0006 |OF ñÅPĄõ. s 1.481*1.050

T25HVG2-103C-A0007 £O¸ ö+YSAW»®ä@$…$˜Ž®ä 0.685*0.615

T25HVG2-103C-A0009 ¿O× QâöXò˜”SJžÏÍ7võĀ©ä 1.125*1.420

T25HVG2-103C-A0010 ¾O <à/RGB‹ÅlLEDąIC 1.782*1.461

T25HVG2-103C-I0001 kO¦ x&uÊ˜¨a¯Þº‡Nœ 1.574*1.900

T25HVG2-103C-E0001 £Oz (Å+āª7õél 0.978*1.000

T25HVG2-103C-E0002 TO? (Å+é5gõél 1.000*1.000

T25HVG2-103C-E0004 „Oý õnLDMOS+SJ Type1, Type4àćESD‡pM 1.150*0.900

T25HVG2-103C-E0005 ¢O? 8>ÅõÚ7LEDà/”S 1.500*1.000

T25HVG2-103C-E0006 ]Oš ¥«!LEDà/Õą«! 0.900*1.266

õnLDMOS+SCR npn & npnpn, nLDMOS+SJ+SCR 1.150*0.900

T25HVG2-103C-E0007 LOÇ
npn & npnpn Type1àćESD‡pM
T25HVG2-103C-E0008 ÿOï QÄõeĄLEDà/ą«! 0.900*0.990

õnLDMOS+SCR pnp & pnpnp, nLDMOS+SJ+SCR 1.150*0.900

T25HVG2-103C-E0009 ăOî
pnp & pnpnp Type1àćESD‡pM
T25HVG2-103C-E0010 õnLDMOS+SJ+SCR npn & npnpn Type4àćESD‡ 1.150*0.900
EOè
pM
õnLDMOS+SJ+SCR pnp & pnpnp Type4àćESD‡ 1.150*0.900
T25HVG2-103C-E0011 ¾Oþ
pM

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 19
Wafer Mapping (ICÝÀ)

ŠÈ_ ’}ÉĈpMŒ’}«!Nœ sŧ 20