化學氣相沉積技術

劉 建 惟 Chien-Wei Liu Ph.D.

TEL: 05-534-2601 ext.4152
Email: liucw@yuntech.edu.tw

2015
2
3
 4
化學氣相沉積(CVD)

z 化學氣相沉積(Chemical Vapor Deposition)

z 化學氣體或蒸氣和晶圓表面的固體產生反
應，在表面上以薄膜形式產生固態的副產
品，其他的副產品是揮發性的會從表面離
開。
A(g) + B(g) → C(s) + D(g)
 5
Chemical Reactions for CVD Process
1. Silicon
SiH4 Æ Si + 2 H2
2. Silicon dioxide
SiH4 + O2 Æ Si O2 + 2 H2
Si(OC2H5)4 Æ Si O2 + by-products
(TEOS, tetraethoxysilane)
SiCl2H2 + 2N2O Æ Si O2 + 2 N2 + 2HCl
3. Silicon nitride
3 SiH4 + 4NH3 Æ Si3N4 + 12 H2
3 SiCl2H2 + 4NH3 Æ Si3N4 + 6HCl + 6 H2
4. Tungsten (W)
2 WF6 + 3Si Æ 2 W + 3 SiF4
WF6 + 3H2 Æ 2 W + 6 HF
2 WF6 + 3SiH4 Æ 2 W + SiF4 + H2
 6
IC Manufacturing Process
FEOL
Wafer preparation/clean

Deposition
Ex. oxidation, LPCVD, IC/MEMS test, packaging
PECVD…

Do loop
Photo lithography
Metallization (PVD),
CMP…
Etching
Ex. wet, dry etching
BEOL
 7
CVD 氧化層 vs. 加熱成長的氧化層

SiO2
SiO2

Si Si Si

熱成長薄膜 矽裸片晶圓 沉積薄膜

 8
介電質薄膜的應用(10-3)

z 多層金屬內連線中，作為金屬內連線間的絕
緣隔離的介電質薄膜層。
z 淺溝槽絕緣(STI): 作為各CMOS元件間之絕
緣隔離之用途。
z 多晶金屬矽化物閘極之側壁空間層(Sidewall
spacer)，作為形成(1)低摻雜汲極(LDD)及(2)
自我對準金屬矽化物製程所需要的保護層。
z 鈍化保護介電質層(PD)
 9
介電質薄膜的應用(10-3)

z 很多公司用介電質層 (Interlayer dielectric;

ILD)代表金屬層間介電質層, 包含金屬沉積前
的介電質層 (PMD)和金屬層間介電質層(IMD)
z 金屬沉積前的介電質層: PMD
y 通常使用摻雜氧化物 PSG 或 BPSG
y 溫度受熱積存限制
z 金屬層間介電質層: IMD
y 使用USG 或 FSG
y 通常在溫度400 °C沉積
 10
介電質薄膜於CMOS電路的應用

氮化矽 PD2
氧化矽
Metal 2, Al•Cu Al•Cu
PD1
ARC
W USG IMD 或
ILD2
金屬 1, Al•Cu
PMD 或
W WCVD
ILD1 BPSG

STI n+ n+ p+ p+ STI
USG
P型井區 N型井區 TiN
側壁空間層 P型磊晶層 CVD
P型晶圓
 11
介電質薄膜於CMOS電路的應用

M3 Low-k M3

Via 2 Low-k
Metal 2 Low-k
Via 1 Low-k
Low-k Metal 1 M1

W PSG
n+ n+ p+ p+
STI P-well USG N-well USG
Buried
Buried SiOSiO
2
2 P-wafer
 12
Shallow Trench Isolation (STI)

Grow pad oxide Etch nitride, Grow barrier CMP USG Strip nitride
Deposition oxide and oxide Anneal and oxide
nitride silicon CVD USG USG
Pad oxide trench fill
Nitride

USG USG USG

Si Si Si Si Si
 13
側壁空間層形成(Sidewall Spacer)

二氧化矽
側壁空間層
二氧化矽

多晶矽匣極 多晶矽匣極

基片 基片

•低摻雜汲極 (LDD)
•自我對準的金屬矽化物製程 (Salicide)
 14
各種介電質薄膜之名詞註解

縮寫 名稱 縮寫 名稱
STI Shallow trench IMD Inter-metal
isolation dielectric
USG Un-doped glass ARC Anti-reflection
coating
BPSG B/P ions doped PD Passivation
glass dielectric
ILD Interlayer dielectric PMD Pre-metal dielectric
 15
CMOS所使用的介電質薄膜之數目

對一個使用STI的N層金屬連線積體電路
晶片而言，最小的介電層數量為:

介電質層 = 1 +1 +1 +N +1 = N+4
STI Spacer PMD ILD PD
Passivation
 16
IC製程中CVD薄膜與氣源材料
薄膜 源材料
Si (多晶) SiH4 (矽烷)
半導體 SiCl2H2 (二氯矽烷；DCS)
Si (磊晶) SiCl3H (三氯矽烷；TCS)
SiCl4 (四氯矽烷；Siltet)
LPCVD SiH4, O2
SiO2 (玻璃) PECVD SiH4, N2O
介電質 PECVD Si(OC2H5)4 (四乙氧基矽烷，TEOS), O2
LPCVD TEOS
APCVD&SACVDTM TEOS, O3 (ozone)
Oxynitride SiH4, N2O, N2, NH3
PECVD SiH4, N2, NH3
Si3N4 LPCVD SiH4, N2, NH3
LPCVD C8H22N2Si (BTBAS)
W (鎢) WF6 (六氟化鎢), SiH4, H2
WSi2 WF6 (六氟化鎢), SiH4, H2
導體 TiN Ti[N (CH3) 2]4 (TDMAT)
Ti TiCl4
Cu
 17
平均自由路徑 (MFP)

• 粒子和粒子碰撞前能夠移動的平均距離

1
λ =
nσ

λ
• n是粒子的密度
• σ是粒子的碰撞截面
 18
平均自由路徑 (MFP)

壓力的影響
λ ∝
• 1
p
• 壓力越高, 平均自由路徑越短
• 壓力越低, 平均自由路徑越長
— Epartical α V2
— High ion energy:
– long mean free path (λ)
– else energy loss through collision
— Lower pressure needed for high ion E
– λ α (1/P)
 Q = Mass flow rate 19
CVD製程步驟 D = Gap between electrodes
氣體源材料
氣體噴嘴

強制對流區
D δ

副產品 反應物 邊界層

晶圓座

Q >> 1, λ << D
晶圓
 20
邊界層(Boundary Layer)

δ ≈ 4.91
νx
uo
Q >> 1, λ << D

δ
 21
邊界層(Boundary Layer)

Q << 1, λ >> D ?
 22
CVD製程步驟
氣體源材料
氣體噴嘴

D
副產品 反應物

晶圓座
晶圓
Q << 1, λ >> D
 23
化學氣相沉積(CVD)技術說明
z 氣體或是氣相源材料引進反應器內。
z 源材料擴散穿過邊界層並接觸基片表面。
z 源材料吸附在基片表面上。
z 吸附的原材料再基片表面上移動。
z 在基片表面上開始化學反應。
z 固態產物在基片表面上形成晶核。
z 晶核生長成島狀物。
z 島狀物合併成連續的薄膜。
z 其他氣體副產品從基片表面上脫附釋出。
z 氣體副產品擴散過邊界層。
z 氣體副產品流出反應器。
 24
沉積製程01

(a) (b)

氣源材料到達晶圓表面 氣源材料在表面移動

(c) (d)

氣源材料在表面反應 成核作用: 島狀物形成

 25
Silicon Quantum Dots made by LPCVD
 26
沉積製程02

(e) (f)

島狀物成長 島狀物成長(橫截圖)

(g) (h)

島狀物合併 連續薄膜
 27
影響化學氣相沉積(CVD)之製程參數

z 製程溫度(Process temperature, oC)

z 製程壓力(Process pressure, mTorr)
z 反應氣體混合比(Gas mixing ratio)
ex: SiH4/N2O=5sccm/15sccm=50sccm/150sccm=1/3
z 反應氣體總流量(Gas total flow rate)
ex: SiH4+N2O=20sccm or 200sccm

z 電漿功率(Plasma power, W)
z 電漿偏壓功率(Plasma bias power, W)
z 載台溫度
z 載台高度
 28
CVD製程

z APCVD : 常壓化學氣相沉積法

z LPCVD : 低壓化學氣相沉積法

z PECVD : 電漿增強型化學氣相沉積法
 29
輸送帶式APCVD反應爐

N2 製程氣體 N2

晶圓
晶圓

加熱器

輸送帶清潔裝置 輸送帶
排氣
 30
水平式APCVD反應爐
 31
低壓化學氣相沉積系統 (LPCVD)

壓力計
晶圓
加熱線圈 至真空
晶圓裝 幫浦
載門

晶舟 石英管
製程氣體入口

溫度 中心區
均溫區
距離
 32
水平式 傳導-對流—加熱LPCVD

• 適合水平高溫爐管。
• 製程壓力(低壓): 從 0.10 到 1.0 Torr。
• 製程溫度(高溫): > 650oC。
• 最主要用於多晶矽、二氧化矽和氮化矽等薄
膜沉積。
• 每批量可處理200片晶圓。
 33
低壓化學氣相沉積系統 (LPCVD)

z 較長的平均自由路徑。
z 好的階梯覆蓋和均勻性。
z 晶圓垂直裝載。
z 較少粒子和提高生產力。
z 和氣體流量的相關性較少(高真空)。
z 垂直和水平的高溫爐。
 34
電漿增強型化學氣相沉積(PECVD)

RF功率產生器
製程氣體輸入

製程反應室
電漿
晶圓

加熱平板
副產品抽走
 35
電漿增強型化學氣相沉積(PECVD)

z 相對低溫下(500oC以下)有高的沉積速率。
z 製程壓力: 1-10Torr
z 可利用射頻功率(RF power)控制沉積薄膜的
應力。
z 最主要用於氧化物、氮化物、low k、非晶
矽、微晶矽等薄膜沉積。
 36
PECVD 和 LPCVD的比較
製程 LPCVD (150 mm) PECVD (150 mm)

化學反應 SiH4+ O 2 → SiO2 + … SiH4+ N2O → SiO2 + …

製程參數 p =3 Torr, T~600 °C p=3 Torr, T=400 °C 與
RF=180 W
沉積速率 100 到 200 Å/min ≥ 8000 Å/min
製程系統 批量系統 單一晶圓
晶圓對晶圓的 難控制 易控制
均勻性

•LPCVD: Heater
A(g) + B(g) → C(s) + D(g) •PECVD: Plasma
 37
階梯覆蓋 (Step coverage)

z對沉積薄膜在基片表面再產生之階梯的斜率
所做的一種量測。
z一種重要的規格:
z側壁階梯覆蓋
z底部階梯覆蓋
z似性型 (Conformality)
z懸突 (Overhang)
 38
階梯覆蓋性與均致性

CVD 薄膜 c a

結構 h
b
d
基片 w

y 側壁階梯覆蓋 = b/a y 底部階梯覆蓋 = d/a

y 均致性(Conformity) = b/c y 懸突 = (c - b)/b
y 深寬比(Aspect ratio) = h/w
 39
影響階梯覆蓋性的因素

z 氣源材料的到達角度 (Arriving angle)

z 氣源材料的表面遷移率 (Surface mobility)
 40
到達角度 (Arriving angle)

180° 270°
B A

90°

C
 41
到達角度 (Arriving angle)

z 角 A: 270°, 角 C: 90°
z 角 A 有較多的源材料。
z 較多的沉積。
z 容易形成懸突(Overhang)。
z 懸突會在間隙內部形成空洞(Void)
或是鎖眼(Keyhole)。

Î θ1(沉積不易) < 180o < θ2 (沉積過多)

 42
到達角度, 接觸窗孔(Contact hole)

較大到 較小到
容易填充 達角度 達角度
接觸窗孔!

PSG 氮化矽

矽
 43
空洞形成的步驟

金屬 介電質

pp. 376
金屬 介電質
空洞造
成接觸
孔之間 空洞
的短路 金屬 介電質
。
 44
到達角度的控制

z 改變壓力。 (P↓,λ↑)
z 當源材料的平均自由路徑(λ)比間隙深度
(Depth)還要長時，可有效減少到達角度。
 45
階梯覆蓋與壓力及表面遷移率的關係

APCVD LPCVD LPCVD

高壓低遷移率 低壓低遷移率 低壓高遷移率
 46
間隙填充 (Gap filling)

• 希望無空洞的間隙填充。
• 空洞：引起接觸孔短路等IC可靠度的問題。

解決方式：
• 沉積/蝕刻/沉積
• 均致性沉積(與氣源材料的表面遷移率有關)
• 高密度電漿 CVD
 47
沉積/蝕刻/沉積

USG
沉積
Al·Cu

蝕刻 USG
Al·Cu

沉積
USG

Al·Cu
 48
均致性薄膜沉積與間隙填充
 49
均致性薄膜沉積與間隙填充
 50
均致性薄膜沉積與間隙填充
 51
PE-TEOS vs. O3-TEOS
電漿增強(PE)-TEOS O3-TEOS

a c

b
d
b/a,
d/a 階梯覆蓋率: 50% 階梯覆蓋率: 90%
b/c 均致性: 87.5% 均致性: 100%
 52
表面吸附

z 決定氣源材料之表面遷移率。
z 影響薄膜之階梯覆蓋性和間隙填充。

z 物理吸附(Physisorption)
z 化學吸附(Chemisorption)
 53
氣源材料之化學吸附

z 吸附的氣源材料分子與基板表面形成一個實
際的化學鍵。
z 鍵結能量通常超過2 eV。
z 表面遷移性很低。
z PECVD 製程的離子轟擊(10 to 20 eV)可以提
供足夠的能量打斷化學鍵，將源材料從表面
釋放。
 54
氣源材料之物理吸附

z 氣源材料和表面間吸附的力量屬弱鍵能。
z 鍵能通常小於0.5 eV。
z氫鍵
z凡得瓦力

z 離子轟擊和400 °C以上之加熱都能提供足夠
能量，造成物理吸附的遷移。
z 較高的表面遷移率。
 55
吸附能

束縛能

距基板表面之距離

物理吸附源材料

化學吸附源材料
基板表面
 56
介電質CVD 氣源材料

z 矽烷 (SiH4)
z 四乙氧基矽烷
(Tetra-ethyl-oxy-silane, TEOS ,Si(OC2H5)4)
 57
CVD氣源材料吸附:矽烷(SiH4)

z 矽烷分子完全對稱的四面體。
z 矽烷分子不會形成化學吸附或物理吸附。
z 但，矽烷高溫分解或電漿分解的分子碎片,
SiH3, SiH2, or SiH, 很容易與基片表面形成化
學鍵。
z 表面遷移率低，通常會產生薄膜結構之懸突
和很差的階梯覆蓋。
 58
CVD 源材料吸附:四乙氧基矽烷 (TEOS)

z 四乙氧基矽烷
(Tetra-ethyl-oxy-silane, TEOS ,Si(OC2H5)4)
z 大型有機分子。
z TEOS分子不是完整對稱的。
z 可以與表面形成氫鍵，並物理吸附在基片
表面，表面遷移率高。
z 好的階梯覆蓋、均致性 與間隙填充。
z 廣泛使用在氧化物的沉積上，如: 電晶體閘
極側壁保護層。
 59
TEOS與矽烷成長之二氧化矽階梯覆蓋性

TEOS

矽烷(SiH4)
 60
黏附係數(Sticking Coefficients)

z 氣源材料原子和基板表面產生一次碰撞的過
程中，能與基片表面形成一個化學鍵，並被
表面吸附的機率。
z 藉著比較在一個有100% 黏附係數的平坦表
面上所算出的理論沉積速率，以及在表面上
所量測到的真實沉積率，就可以計算出黏附
係數。
 61
黏附係數(Sticking Coefficients)
氣源材料 黏附係數
SiH4 3×10-4 ~ 3×10-5
SiH3 0.04 ~ 0.08
SiH2 0.15
SiH 0.94
TEOS 10-3

W6F 10-4

黏附係數愈低，表面遷移率愈高。
 62
化學反應速率(C.R.)

C.R. = A exp (-Ea/kT)

Ea愈小，反應愈容易發生。
Ea È, CRÇ
Ea
氣源材料 T Ç, CR Ç
ΔΗ 副產品
 63
沉積速率區間

質量傳輸控制區 表面反應限制區
Diffusion limit Reaction limit
高溫區 低溫區
ln D.R.

斜率 = −Ea/k

氣相成核區

1/ T
 64
表面反應控制區

z 化學反應速率無法與氣源材料的擴散以及吸
附速率配合；源材料會累積在基片表面上並
等待反應。
D.R. = C.R. [B] [C] [ ]…
z 沉積速率對溫度是非常敏感的。
 65
質量傳輸控制區

z 當表面化學反應速率夠高時，化學源材料會在
它們吸附於基板表面上就立即產生反應。
z 沉積速率 = D dn/dx [B] [C] [ ]…
z D: 源材料於邊界層內之擴散速度。
z dn/dx: 氣源材料之濃度梯度。
z 沉積速率對溫度並不敏感。
z 主要由氣體的流量所控制。
z 氣源材料之(1)擴散穿透邊界層及(2)吸附速度
 66
沉積速率與溫度的關係

沉積速率

沉積速率對
沉積速率 溫度不敏感
對溫度極
為敏感

溫度
 67
介電質薄膜之應用
 68
介電質薄膜的特性

z 折射率
z 厚度
z 均勻性
z 應力
 69
折射率(Refractive Index)

真空下的光速
折射率, n =
薄膜下的光速
 70
折射率(Refractive Index)

入射光
θ1 n1 sin θ1 = n2 sin θ2
真空
n1

薄膜
n2
θ2 折射光
 71
介電質薄膜的折射率及特性

折射率(n)
氧過量
4.0 多晶矽
氮過量 矽過量

氧過量
氮過量 2.01 Si3N4 矽過量

1.46 SiO2 氮過量

氧過量 矽過量
 72
橢圓光譜儀(Ellipsometry)
橢圓偏振反射光
線性偏振入射光

p
s
n1, k1, t1
n2, k2

rp IΔ
ρ= = tan ψ e : 複合振幅反射比率
rs
利用ψ, Δ 可計算出厚度與折射率。
 73
稜鏡偶合器(Prism Coupler)
雷射光 光探測器
薄膜 θ

基板

偶合接頭

當 θ = Mode Angle，光會穿過空氣層被導
入薄膜中，光強度於薄膜中突然減弱，光感
測器會偵測到其強度劇減變弱的信號。
 74
反射光強度與入射角的關係

反射光強度

模態(Modes)

20° 10° 0° -10° -20° θ

 75
介電質薄膜厚度測量

• 介電質薄膜製程最重要的測量。
• 可決定:
• 薄膜沉積速率(Deposition rate)
• 蝕刻速率(Etching rate)
• 薄膜收縮
 76
介電質薄膜厚度測量

Î 產生相位差(Δφ)與干涉現象。
Δφ=2t·n(λ)/cosθ
人眼或光探測器
入射光
1
θ 2

t 介電質薄膜, n(λ)

基板
 77
介電質薄膜厚度測量

z 不同的厚度會有不同的色彩。
z 傾斜的晶圓表面也會改變顏色。
z 相位差(Δφ)大於2π時,薄膜顏色會再重複
出現。(如: 黃,褐,紫,藍,綠,橘,紅,黃.........)
 78
反射光分光計(Spectroreflectometry)

z 測量不同波長的反射光強度。
z 從反射光的強度與光線波長之間的關係計算
薄膜的厚度。
z 光感測器在偵測光譜的強度與波長時要比人
類的眼睛更為敏感。
z 反射光分光計可以得到較高的解析度而獲得
精確的厚度量測。
 79
反射光分光計示意圖

探測器
折射率在紫外光
範圍內對波長較
不敏感，所以通 UV 燈
常使用紫外光來
量測。
薄膜
基板
 80
反射率與波長的關係
50 建設性干涉
45
40 破壞性干涉
折射率 (%)
35
30
25
20
15
10
5
λ 1 λ 2 λ 3
0
358 417 476 535 594 653 712 771
波長 (nm)
1 1 1 n: 折射率
− =
λm λ m +1 2nt t: 薄膜厚度
 81
沉積速率 (Deposition Rate, DR)

沉積薄膜厚度 (Thickness, t)
沉積速率, DR =
沉積時間 (Time, ex: sec or min)
 82
Thin Film Deposition Uniformity

z Deposition uniformity is a measure of the process

repeatability within the wafer (WIW) and wafer to
wafer (WTW)
z Thickness (t) measurements are made after thin
film deposition at different points
z More measure points, higher the accuracy
z Standard deviation definition are normally used
z Different definitions give different results
 83
不均勻性(Non-uniformity)
z 測量點數愈多愈準確
z 定義

x1 + x 2 + x3 + ⋅ ⋅ ⋅ + x N
z 平均值: x =
N
( x1 − x ) 2 + ( x 2 − x ) 2 + ( x3 − x ) 2 + ⋅ ⋅ ⋅ + ( x N − x ) 2
z 標準差: σ =
N −1

z 非均勻性標準差: NU(%) = (σ/ x ) X 100%

IC製造中，通常 N= 9, 25, 49, 121。
200nm晶圓，N為49; 300nm晶圓，N為121。
 84
Max-Min Non-uniformity

Max-Min non-uniformity (NU) can be calculated

by using following equation (good for classroom
exercise):

NU(%) = (xmax - xmin)/ 2xave

xmax = Maximum film thickness measured

xmin = Minimum film thickness measured
xave = Average film thickness
 85
應力(Stress)

z 應力是不同材料間的不匹配所造成。
z 有兩種不同的應力: 本質應力(Intrinsic)和異質應
力(Extrinsic)。
z 本質應力是在薄膜成核與成長製程期間產生的。
z 異質應力則是因為薄膜與基片間的熱膨脹係數不
同而造成的。
z 張力(Tensile stress): 假如太大會引起薄膜破裂。
z 收縮力(Compressive stress): 太強會形成尖突現象。
 86
薄膜應力(Thin film stress)

裸晶圓 (薄膜沉積後)

基片 基片
基片

收縮應力 伸張應力
(負曲率) (正曲率)
 87
熱應力 (Thermal stress)

At 400oC
SiO2
L
Si

SiO2
Si
Back to room temp. ΔL
ΔL = α Δ T L
 88
熱膨脹係數

α (SiO2) = 0.5×10−6 °C−1

α (Si) = 2.5×10−6 °C−1
α (Si3N4) = 2.8×10−6 °C−1
α (W) = 4.5×10−6 °C−1
α (Al) = 23.2×10−6 °C−1
 89
應力測量

2
E h 1 1
σ = ( − )
1 − ν 6t R2 R1
• 量測晶圓曲率在薄膜沉積前後的改變量計算出來。
• 雷射光掃描晶圓表面，反射光標釋出晶圓的曲率。

E: Young’s modulus t: Film thickness

ν: Poisson ratio R1: Curvature (Before dep.)
h: Substrate thickness R2: Curvature (After dep.)
 90
雷射掃描式應力測量系統示意

感測器
雷射 面鏡
 91
Chemical Reactions for CVD Process

1. Silicon
SiH4 Æ Si + 2 H2
2. Silicon dioxide
SiH4 + O2 Æ Si O2 + 2 H2
Si(OC2H5)4 Æ Si O2 + by-products
(TEOS, tetraethoxysilane)
SiCl2H2 + 2N2O Æ Si O2 + 2 N2 + 2HCl
3. Silicon nitride
3 SiH4 + 4NH3 Æ Si3N4 + 12 H2
3 SiCl2H2 + 4NH3 Æ Si3N4 + 6HCl + 6 H2
4. Tungsten (W)
2 WF6 + 3Si Æ 2 W + 3 SiF4
WF6 + 3H2 Æ 2 W + 6 HF
2 WF6 + 3SiH4 Æ 2 W + SiF4 + H2
 92
電漿增進化學氣相沉積化學反應
• PECVD氧化物的製程用矽烷和 NO2 (笑氣)
e- + SiH4 → SiH2 + 2H + e-
e- + N2O → N2 + O + e-
SiH2 + 3O → SiO2 + H2O
PECVD 製程條件
製程壓力 (Torr) 3.0
製程溫度 (oC) 400
RF power (W) 250
SiH4流量(sccm) 120
N2流量(sccm) 2400
 93
如何於又深又窄的溝槽內壁沉積薄膜 ?

金屬 金屬 金屬

金屬 金屬 金屬

金屬 金屬 金屬
 94
高密度電漿 (HDP)

• High density plasma is a power supply system.

• 能在低壓下產生高密度電漿是最大的希望.
• 低壓有較長的平均自由路徑，離子動能較大
(High ion energy)，增進蝕刻輪廓的控制.
• 離子密度越高 (High ion density).
• 增進化學反應
• 增加離子轟擊
• 對CVD 製程, HDP在臨場,同步沉積/回蝕/沉積
時增進間隙填充能力. (λ↑)
 95
感應耦合型電漿(ICP)和電子迴旋共振(ECR)

• 在IC工業上最常使用.
• 感應耦合型電漿, ICP ; 亦稱作變壓器耦合電
漿源,TCP.
*****************************************
• 電子迴旋共振, ECR.
• ICP可以在低壓的狀態(幾個毫托)製造高密度
電漿.
• 可以單獨控制離子密度和離子能量.
 96
ICP 反應室

Ion density↑
感應線圈
射頻功率源 陶瓷蓋

電漿 晶圓
反應室主體
射頻偏壓
靜電夾盤
氦氣
Ion energy↑
 97
電子迴旋共振 (ECR)

微波 Ion energy↑
Ion density↑
磁場線圈
ECR 電漿

磁力線 晶圓

Ion energy↑
射頻偏壓
靜電夾盤
氦氣
 98
高密度電漿CVD (HDP-CVD)

• HDP-CVD: 同時可進行沉積和濺射蝕刻
• USG 用在淺溝槽絕緣(STI)的應用
• USG(未摻雜玻璃) 和 FSG(氟矽玻璃)在金屬
層間介電質的應用

• FSG介電常數(k)= 3.5~3.8，具有低介電常
數、低寄生電容、低RC時間延遲、低訊號干
擾、低電耗能等特性。
 99
高密度電漿CVD間隙填充

金屬 金屬 金屬

金屬
金屬 金屬

金屬 金屬 金屬
 100
氧化物化學機械研磨製程

c 金屬 金屬 金屬

cHDPCVD USG (low DR) + Ar Etching for filling

dPECVD USG (high DR) for passivation
 101
CVD應用
薄膜 源材料
Si (多晶) SiH4 (矽烷)
半導體 SiCl2H2 (二氯矽烷；DCS)
Si (磊晶) SiCl3H (三氯矽烷；TCS)
SiCl4 (四氯矽烷；Siltet)
LPCVD SiH4, O2
SiO2 (玻璃) PECVD SiH4, N2O
介電質 PECVD Si(OC2H5)4 (四乙氧基矽烷，TEOS), O2
LPCVD TEOS
APCVD&SACVDTM TEOS, O3 (ozone)
Oxynitride SiH4, N2O, N2, NH3
PECVD SiH4, N2, NH3
Si3N4 LPCVD SiH4, N2, NH3
LPCVD C8H22N2Si (BTBAS)
W (鎢) WF6 (六氟化鎢), SiH4, H2
WSi2 WF6 (六氟化鎢), SiH4, H2
導體 TiN Ti[N (CH3) 2]4 (TDMAT)
Ti TiCl4
Cu
 102

t i on !
r a t ten
r y o u
k s f o
Th a n