Professional Documents
Culture Documents
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
1. INTRODUCCIÓN.-
Es un método gráfico que se utiliza para simplificar una ecuación lógica para convertir una tabla de
verdad a su circuito lógico correspondiente en un proceso simple y ordenado.
Los mapas Karnaugh aprovechan la capacidad del cerebro humano de trabajar mejor con padrones
que con ecuaciones y otras formas de expresión analítica.
Se puede utilizar para resolver problemas con cualquier número de variables de entrada, su utilidad
práctica se limita a seis variables, en esta presentación nos limitaremos a cuatro variables.
El mapa de Karnaugh al igual que una tabla de verdad, es un medio para demostrar la relación entre
las entradas lógicas y la salida que se busca.
2. OBJETIVO GENERAL.-
Nuestro objetivo es dar a conocer la mayoría de los métodos utilizados para minimizar funciones
canónicas y así poder construir un circuito con menor número de compuertas.
3. FUNDAMENTACION TEÓRICA.-
La minimización de funciones sobre el mapa de Karnaugh se aprovecha del hecho de que las casillas
del mapa están arregladas de tal forma que entre una casilla y otra, en forma horizontal o vertical
existe ADYACENCIA LOGICA. Esto quiere decir que entre una casilla y otra, solo cambia una
variable.
Externamente, un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales
representa una línea de la tabla de verdad. Puesto que la tabla de verdad de una función de N
variables posee 2N filas, así mismo el mapa de Karnaugh correspondiente debe poseer también 2 N
cuadrados. Cada cuadrado alberga un 0 ó un 1, dependiendo del valor que toma la función en cada
fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables.
Electrónica Digital I 1
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
3.1.1 Minitérmino.-
Es cada una de las combinaciones posibles entre todas las variables disponibles, por ejemplo con 2
variables obtienes 4 minitérminos; con 3 obtienes 8; con 4, 16 etc., como te darás cuenta se puede
encontrar la cantidad de minitérminos haciendo 2n donde n es el número de variables disponibles.
El valor lógico de un minitérmino es el número que representa cada combinación de las variables.
Estos deben tener un valor lógico, y es el que resulta de la operación que se realiza entre las
variables, lógicamente 0 ó 1.
Electrónica Digital I 2
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
Los lazos de minitérminos ó maxitérminos son con base en la potencia del sistema binario.
Los lazos van a ser horizontales y verticales; los diagonales no están permitidos. Aunque si
están permitidos los verticales y horizontales que lleguen al final de la fila o la columna, y
vuelvan a enlazar-se otra vez al inicio, o viceversa.
En un lazo las variables que cambien se deben eliminar. Las variables que no cambien se
deben representar en dicho lazo. Estas variables serán positivas o negativas, positivas si
dicho lazo que no cambia es un 1, negativas si es 0.
Hacer la menor cantidad de lazos o grupos con la mayor cantidad de maxitérminos y
minitérminos. Estos lazos solo pueden estar formados por potencias de 2, por lo tanto los
grupos serán de 21 o 22...2n, mientras 2n sea más pequeño que el número total de posiciones
en la tabla.
Para que hayan menos términos en la función simplificada, debemos formar el menor número
de grupos posibles que cubran todas las casillas (minItérminos) que sean iguales a uno. Un
"uno" puede ser utilizado por varios grupos, no importa si los grupos se solapan. Lo
importante es que si un grupo está incluido completamente en otro grupo, o sus "unos" están
cubiertos por otros grupos, no hace falta incluirlo como termino.
3.3. Problemas.-
Lo primero que debemos hacer es representarlo en un mapa de dos variables. Se representa como
una tabla. Para llenar la tabla, colocamos un 1 donde se intersecte el valor de la función. Por ejemplo,
para el primer término de la función f A.B A.B A.B
A A
B 0 1
B 1 1
Electrónica Digital I 3
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
Una vez hecho el mapa, debemos marcar las regiones contiguas que manejen 1’s.
A A
B 0 1
B 1 1
f A B
- Ejemplo 2.- Simplificar la siguiente función de tres variables de la tabla de verdad, utilizando mapas
de Karnaugh:
B. C B.C B.C B. C
A 0 0 1 1
A 1 1 1 1
f A B
Electrónica Digital I 4
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
B. C B.C B.C B. C
A 1 1 0 0
A 1 0 0 1
f A. B A. C
f ( A. B ) ( A.C )
Electrónica Digital I 5
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
C .D C .D C.D C. D
A. B 0 1 0 0
A.B 0 1 0 0
A.B 0 1 1 0
A.B 0 0 0 0
f A. C .D A.B.D
Se han introducido colectores automáticos de peaje en diversas casetas de autopistas para acelerar
el flujo de tráfico. Se nos pide construir un circuito lógico combinatorio que sea parte del colector
automático. Este circuito es para contar la cantidad de monedas que han sido colocadas en el
Electrónica Digital I 6
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
Solución.-
Examinando el planteamiento del problema, se observa que hay dos señales de entrada y una señal
de salida, las que se definen como:
- Tabla funcional:
DEC c1 c2 d1 Z
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
Electrónica Digital I 7
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1
- Función canónica:
Z c1 . c 2 . d1 c1 . c 2 . d 1 c1 . c 2 . d1 c1 . c 2 . d 1
Z c1 . c 2 c 2 . d 1 c 1 . d 1
Para adecuar a un logigrama con compuertas NAND y NOT la función reducida se la adecua de la
siguiente manera:
Z ( c1 . c 2 c 2 . d 1 c1 . d 1 )
Z (c1 . c 2 ) . (c 2 . d 1 ) . (c1 . d 1 )
Electrónica Digital I 8
UNIVERSIDAD MAYOR, REAL Y PONTIFICIA SAN FRANCISCO XAVIER DE CHUQUISACA
FACULTAD DE TECNOLOGÍA
DIRECCIÓN DE INGENIERIA MECANICA, ELÉCTRICA Y ELECTROMECANICA
4.- BIBLIOGRAFIA.-
Electrónica Digital I 9