COMUNICACIÓN DE DATOS INDUSTRIALES

VI Ciclo
Laboratorio N° 3

MODULACIÓN FSK
Y MODULACIÓN PSK
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Modulación Digital

Objetivos

1. Obtener una señal FSK.

2. Identificar la estructura de estos sistemas.
3. Determinar los límites de operación en presencia de interferencias.

Introducción

En sistemas donde no es posible transmitir señales digitales, se hace necesario encontrar una
modulación equivalente de dichos estados lógicos, esto de puede hacer desplazando la frecuencia
(FSK) o la fase (PSK) de una onda portadora.

Preparación

Para la realización de este laboratorio se requiere la lectura previa del capítulo 12 del libro
Sistemas de Comunicaciones Electrónicas de Wayne Tomasi. También se recomienda la lectura del
capítulo 10 del libro Introducción a los Sistemas de Comunicación del autor F. G. Stremler.

Equipos y Materiales

 Osciloscopio
 Fuente de alimentación.
 Multímetro
 Módulo auxiliar DL 2560B
 Módulo de FSK DL 2562
 Cables de conexión.

RHRG Pag. 2
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Fig. 1 Frontal del Panel auxiliar DL 2560 B

RHRG Pag. 3
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Fig 2. Frontal del Panel DL 2562

RHRG Pag. 4
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Modulación FSK

Procedimiento

1.0 Operación del módulo

1.1 Señales de prueba

1. Conectar los módulos a los instrumentos como se indica en la Figura Nº 3. Poner el osciloscopio en
sincronismo externo, usando (1) como señal de trigger.
2. Poner el selector CK RATE en 2400 y WORD LENGHT en 2 4 – 1. Visualizar en CH1 el trigger (1) y
en el CH2 los datos (3). La señal de trigger identifica el primer bit de la secuencia de 15 bits.
3. Poner CH2 en el clock (4). Contar el número de ciclos de clock entre un trigger y el sucesivo.
4. Poner CH1 en la señal DATA (3). Medir el nivel DATA en correspondencia con cada ciclo de
CLOCK. Esta es la secuencia de muestra utilizada para las pruebas. Conservar esta información
para los experimentos sucesivos.
5. Poner el selector de longitud de la secuencia de prueba en 2 8 – 1. Verificar que ya no se puede
visualizar la secuencia entera en la pantalla.
6. Poner el selector de clock rate en las distintas posiciones. Observar las correspondientes formas
de onda (1), (3), (4), respectivamente trigger, data y clock.

1.2 Regenerador de clock

1. Con CHI en (3) y trigger exterior, examinar con CH2 las formas de onda de las señales codificadas
(5), (6). El estudio en profundidad de estas señales será la finalidad de un experimento sucesivo.

2. Con CHI en (3), CH2 en (10) y trigger exterior, mover el potenciómetro "FREQUENCY ADJUST" en
un sentido y en el otro hasta cuando el LED LOCK del regenerador de clock se encienda.
Con esta operación la frecuencia de oscilación libre del PLL sufre variaciones hasta cuando el
regenerador no se engancha a la señal recibida.
Ajustar con cuidado la posición del potenciómetro para obtener un encendido completo y estable
del LED.

Atención: el indicador "LOCK" se enciende mediante un circuito interior que compara el clock
regenerado con el clock de transmisión. Y por lo tanto es necesaria que la conexión (4) siempre se
haya realizado para el correcto funcionamiento del circuito.

3. Mover el potenciómetro PHASE hasta visualizar la señal de clock regenerada. Notar como la señal
aparecerá solo durante un ángulo limitado de rotación del potenciómetro.

4. Comparar en el osciloscopio el clock regenerado (10) con el de transmisión (4) verificando la

relación temporal entre los dos.

5. Repetir las observaciones para distintas frecuencias de CK RATE.

1.3 Medidor de Jitter

Como ya hemos dicho, este dispositivo consiste en un gate OR-EXCLUSIVO seguido de un filtro de
paso bajo.

RHRG Pag. 5
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Una de las dos entradas comparadas es el clock de transmisión. La otra entrada se conecta a la
señal de clock de salida del regenerador (10). La salida aparecerá como una tensión continua de
nivel comprendida entre 0 y 5 V si las entradas tienen igual frecuencia y fase constante. Si el clock
regenerado tiene un error de fase variable, la salida del trigger meter aparecerá como una señal
continua con una ondulación superpuesta. En el caso de error de frecuencia la salida varía entre el
máximo y el mínimo a un ritmo dependiente de la diferencia de frecuencia entre las señales
comparadas.

1. Como prueba preliminar aplicaremos en la entrada RX CK la misma señal de clock de transmisión

(4) y observaremos la salida (15) con el osciloscopio.

2. A continuación realizaremos la conexión indicada en la figura 3, poniendo en RX CK la señal (10).

3. Con el osciloscopio conectado en la salida se varía la fase del clock regenerado y después la
frecuencia, observando las variaciones de la tensión de salida.

4. Repetir para otros valores de clock rate.

1.4 Simulador de medio de transmisión

1. Conectar CH1 a la salida del generador de ruido (11). Verificar la acción del control de nivel
relativo AMPLITUD (13).

2. Conectar CH1 a la salida del sumador (12) y CH2 a la señal de muestra (6). Verificar la forma de
onda de la señal-ruido para variar posiciones del control de nivel del ruido (13) y del nivel de
salida (14).

3. Repetir para distintos clock rates, de 2400 a 38.400 Khz.

2.0 Sistema FSK con código de línea NRZ

2.1 Sugerencias al estudiante

1. Realizar las conexiones mostradas en la figura 4.

En sustancia, las señales de clock y los datos generados por el DL 2560 B se llevan a la entrada
de la sección transmisora del DL 2562, los datos codificados se ponen en la entrada del
modulador.
El terminal transmisor TX se conecta a la entrada del receptor RX y la salida del amplificador IF
se conecta al demodulador FM. La salida de este último está conectada a la entrada del
decodificador NRZ y al regenerador de clock.

2. Trabajar el módulo con: CK RATE a 2400 Hz,, WORD LENGTH a 2 4 – 1 y el osciloscopio con
trigger exterior en (1), estado IF del receptor en Wide Band.

3. Observar en el osciloscopio y tomar nota de las características de las siguientes señales: data (3),
clock (4) y carrier (6), y observar poniendo a 0 la perilla "MODULATION".
Regular la base de tiempo del osciloscopio para así poder visualízar en la pantalla una secuencia
entera de datos (15 periodos de clock).

RHRG Pag. 6
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

2.2 Funcionamiento y rendimientos del modulador

4. Conectar CH1 a la entrada DATA IN del modulador (5) y CH2 a la salida del modulador (6).
Observar para diferentes posiciones de la perilla de control de la profundidad de modulación, la
forma de onda de salida y determinar visualmente los límites de linealidad en el funcionamiento
del modulador.

2.3 Rendimiento y características de la etapa de IF

5. Mover la sonda CH2 del osciloscopio al terminal (7), salida de la etapa de IF. Verificar la forma de
onda presente cuando el amplificador se predisponga para banda estrecha o banda ancha, para
diferentes valores del índice de modulación y para distintos clock rate.

2.4 Demodulador FM

6. Conectar el osciloscopio a la salida del demodulador (9) y estudiar los rendimientos de éste para
distintos valores de índice de modulación y para varios clock rate.

2.5 Regenerador de clock en recepción

7. Para facilitar el uso de este circuito se dispone de un indicador luminoso que se enciende cuando
el regenerador se engancha correctamente con la secuencia de datos recibidos. Para que este
circuito detector de enganche funcione correctamente y por lo tanto se encienda el led, es
necesario que la señal de clock de transmisión se ponga en la sección transmisora del panel (4),
aunque esta señal de clock de transmisión no sea estrechamente necesaria para la operación del
codificador NRZ.
Preparar el regenerador de clock conectándolo como se indica en la figura 4. Girar la perilla f ADJ
hasta el encendido estable del Led que indica el enganche del regenerador a los datos
transmitidos. Conectar CH2 del osciloscopio a la salida del PHASE, SHIFTER (10). Regular la
fase hasta obtener, en el osciloscopio una señal con duty cycle de aprox. el 50%. Retocar, si
fuera el caso, el enganche del PLL.

2.6 Regenerador NRZ

8. Mover el CH1 del osciloscopio al terminal de entrada del decodificador (9) y el CH2 al terminal
REF, en los que es posible medir la tensión de referencia utilizada por el límite de decisión de los
niveles lógicos en el interior del decodificador. Regular el potenciómetro especial (REFERENCE)
de manera que el nivel de límite sea intermedio entre el nivel mínimo y el máximo de la señal en
el terminal de entrada (9). Mover el CH1 del osciloscopio al terminal de entrada datos del
transmisor (3) y el CH2 a la salida del decodificador NRZ (1 l).
Operar, si fuera necesario, el potenciómetro de la referencia de la fase del clock y de la frecuencia
libre del PLL (f ADJ) para así poder visualizar la secuencia de datos decodificada.
Comparar, poniendo atención, esta secuencia con la transmitida, midiendo el retraso de fase entre
las dos.
9. Repetir el experimento con distintas velocidades de clock rate poco a poco en aumento retocando
a cada paso la frecuencia de trabajo del regenerador de clock y la fase de la señal regenerada.
Lo que nos permitir verificar la gradual degradación de la calidad de la señal recibida (terminal 9)
y las dificultades gradualmente crecientes de enganche correcto del regenerador de clock a la
secuencia de datos recibidos.

RHRG Pag. 7
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

3.0 Sistema FSK con codificación duo-binaria de respuesta parcial.

1. Realizar las conexiones como se indica en la figura 5.

2. Poner el CK RATE a 2400 Hz y la WORD LENGHT a 2 4-1
3. Conectar el osciloscopio, en trigger exterior, en (1), CH1 en DATA IN (2), CH2 en la salida del
precodificador duo-binario (3).
Examinar la forma de onda observada y explicar cada aspecto.
La señal de línea puede trasmitir los valores cero, alto(H), bajo (L). En cada intervalo de bit la
señal es:
H si el bit que hay que trasmitir es 1 y el bit anterior era 1.
L si el bit es 0 y el bit anterior era 0
0 si el bit es 1 y el bit anterior era 0
4. Enganchar el regenerador de clock operando f ADJ hasta el encendido completo del indicador
LOCK.
5. Regular la fase del clock regenerado a un valor intermedio.
6. Poner CH1 sobre el terminal (4), dejando CH2 en el terminal (3).
7. Regular DECISION POINT para obtener una tensión de límite H a un valor intermedio entre el 0 y
el nivel alto de la señal recibida.
8. Poner CH1 sobre el terminal (5). Verificar que la tensión de límite L esté a un valor intermedio
entre el 0 y el nivel bajo de la señal recibida.
9. Poner CH1 en la salida del decodificador (6), dejando CH2 en la entrada (3).
10. Ajustar la fase del clock regenerado mediante la perilla PHASE y, si fuera necesario, la frecuencia
de éste y los límites H y L para que de esta forma aparezca la señal decodificada.
11. Poner CH2 en la señal del generador (2) y comparar las trazas (señal generada y decodificada)
que aparecen en la pantalla.
12. Medir el retraso de fase que ocurre entre las dos señales
13. Repetir las observaciones para clock rates más altos.

RHRG Pag. 8
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 3. Señales de prueba.

RHRG Pag. 9
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 4. Modulación y demodulación FSK con código de línea NRZ.

RHRG Pag. 10
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 5. Modulación y demodulación FSK con código de línea duo binario.

RHRG Pag. 11
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Preguntas del laboratorio

a) ¿Cuál es la función de los codificadores de línea?

b) Los datos utilizados como información pueden considerarse una secuencia aleatoria o una
secuencia seudo aleatoria.

Aplicación de lo aprendido

Describa dos aplicaciones comerciales donde se utilice la modulación FSK.

RHRG Pag. 12
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Modulación PSK

Objetivos

4. Obtener una señal PSK.

5. Identificar la estructura de estos sistemas.
6. Determinar los límites de operación en presencia de interferencias.

Introducción

En sistemas donde no es posible transmitir señales digitales, se hace necesario encontrar una
modulación equivalente de dichos estados lógicos, esto se puede hacer desplazando la frecuencia
(FSK) o la fase (PSK) de una onda portadora.

Preparación

Para la realización de este laboratorio se requiere la lectura previa del capítulo 12 del libro
Sistemas de Comunicaciones Electrónicas de Wayne Tomasi. También se recomienda la lectura del
capítulo 10 del libro Introducción a los Sistemas de Comunicación del autor F. G. Stremler.

Equipos y Materiales

 Osciloscopio
 Fuente de alimentación.
 Multímetro
 Módulo auxiliar DL 2560B
 Módulo de PSK DL 2563
 Cables de conexión.

RHRG Pag. 13
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Fig. 1 Frontal del Panel auxiliar DL 2560 B

RHRG Pag. 14
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Fig 2. Frontal del Panel DL 2563

RHRG Pag. 15
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Modulación PSK

Procedimiento

1.0 Operación del módulo

1.1 Señales de prueba

1. Conectar los módulos a los instrumentos como se indica en la Figura Nº 3. Poner el osciloscopio en
sincronismo externo, usando (1) como señal de trigger.

2. Medir la amplitud y la frecuencia de la portadora (2), que se usará en los experimentos sucesivos.

3. Poner el selector CK RATE en 2400 y WORD LENGHT en 2 4 – 1. Visualizar en CH1 el trigger (1) y
en el CH2 los datos (3). La señal de trigger identifica el primer bit de la secuencia de 15 bits.

4. Poner CH2 en el clock (4). Contar el número de ciclos de clock entre un trigger y el sucesivo.

5. Poner CH1 en la señal DATA (3). Medir el nivel DATA en correspondencia con cada ciclo de
CLOCK. Esta es la secuencia de muestra utilizada para las pruebas. Conservar esta información
para los experimentos sucesivos.

6. Poner el selector de longitud de la secuencia de prueba en 2 8 – 1. Verificar que ya no se puede

visualizar la secuencia entera en la pantalla.

7. Poner el selector de clock rate en las distintas posiciones. Observar las correspondientes formas
de onda (1), (3), (4), respectivamente trigger, data y clock.

1.2 Regeneración de clock

8. Con CHI en (3) y trigger exterior, examinar con CH2 las formas de onda de las señales codificadas
(5), (6) y (7). El estudio en profundidad de estas señales será la finalidad de un experimento
sucesivo.

9. Con CHI en (3), CH2 en (10) y trigger exterior, mover el potenciómetro "FREQUENCY ADJUST" en
un sentido y en el otro hasta cuando el LED LOCK del regenerador de clock se encienda.
Con esta operación la frecuencia de oscilación libre del PLL sufre variaciones hasta cuando el
regenerador no se engancha a la señal recibida.
Ajustar con cuidado la posición del potenciómetro para obtener un encendido completo y estable
del LED.

Atención: el indicador "LOCK" se enciende mediante un circuito interior que compara el clock
regenerado con el clock de transmisión. Y por lo tanto es necesaria que la conexión (4) siempre se
haya realizado para el correcto funcionamiento del circuito.

10. Mover el potenciómetro PHASE hasta visualizar la señal de clock regenerada. Notar como la señal
aparecerá solo durante un ángulo limitado de rotación del potenciómetro.

11. Comparar en el osciloscopio el clock regenerado (10) con el de transmisión (4) verificando la
relación temporal entre los dos.

RHRG Pag. 16
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

12. Repetir las observaciones para distintas frecuencias de CK RATE.

1.3 Medidor de Jitter

Como ya hemos dicho, este dispositivo consiste en un gate OR-EXCLUSIVO seguido de un filtro
de paso bajo.
Una de las dos entradas comparadas es el clock de transmisión. La otra entrada se conecta a la
señal de clock de salida del regenerador (10). La salida aparecerá como una tensión continua de
nivel comprendida entre 0 y 5 V si las entradas tienen igual frecuencia y fase constante. Si el clock
regenerado tiene un error de fase variable, la salida del trigger meter aparecerá como una señal
continua con una ondulación superpuesta. En el caso de error de frecuencia la salida varía entre el
máximo y el mínimo a un ritmo dependiente de la diferencia de frecuencia entre las señales
comparadas.

13. Como prueba preliminar aplicaremos en la entrada RX CK la misma señal de clock de transmisión
(4) y observaremos la salida (15) con el osciloscopio.

14. A continuación realizaremos la conexión indicada en la figura 5, poniendo en RX CK la señal (10).

15. Con el osciloscopio conectado en la salida se varía la fase del clock regenerado y después la
frecuencia, observando las variaciones de la tensión de salida.

16. Repetir para otros valores de clock rate.

1.4 Simulador de medio de transmisión

17. Conectar CH1 a la salida del generador de ruido (11). Verificar la acción del control de nivel
AMPLITUD (13).

18. Conectar CH1 a la salida del sumador (12) y CH2 a la señal de muestra (6). Verificar la forma de
onda de la señal-ruido para variar posiciones del control de nivel del ruido (13) y del nivel de salida
(14).

19. Repetir para distintos clock rates, de 2400 a 38.400 Khz.

2.0 Sistema PSK con Código de línea NRZ

1. Realizar las conexiones mostradas en la figura 7.

Las señales de clock y los datos generados por el Módulo DL 2560 B se llevan a la entrada de la
sección transmisora del Módulo DL 2563, los datos codificados se ponen en la entrada del
modulador.

El terminal transmisor TX se conecta a la entrada del receptor RX y la salida del circuito

regenerador de portadora está conectada al desfasador. La salida del filtro está conectada a la
entrada del regenerador NRZ y al regenerador del clock.

RHRG Pag. 17
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

2. Establecer las siguientes condiciones: CK RATE a 2400 Hz, WORD LENGHT a 2 4-1, osciloscopio
en trigger exterior en (1).
3. Observar en el osciloscopio y tomar nota de las características de las siguientes señales: carrier
(2), data (3), clock (4).

Regular la base de tiempo del osciloscopio para visualizar en la pantalla una entera secuencia de
datos (15 periodos de clock).

Funcionamiento y rendimiento del modulador

4. Conectar CH1 a la entrada carrier del modulador (2) y CH2 a la salida del modulador (6). Trigger en
CH1. Con una adecuada escala de tiempo, visualizar las dos formas de onda.
La salida (6) aparece como una señal compuesta por dos sinusoides superpuestas. Determinar el
desfasaje entre las dos y explicar cada aspecto observado.

Regenerador de portadora en el lado de recepción

5. Este circuito consiste en un oscilador de frecuencia libre muy próxima a la de la portadora (307,2
Khz), controlado por esta cuando es reconocida en la señal recibida.
El indicador LOCK indica el correcto reconocimiento. (La indicación es casual, es decir, no válida si
las conexiones (2) y (6) faltasen o fueran equivocadas).
Poner CH2 en la salida del regenerador (8) y verificar la forma de onda de la portadora regenerada.

Demodulador Coherente

6. Conectar el osciloscopio a la salida del demodulador (7) y estudiar los rendimientos de éste con las
distintas posiciones de la perilla de la fase de la portadora de demodulación (PHASE) y para varios
clock rates.

Regenerador de clock en el lado de recepción

7. Para facilitar el uso de este circuito se dispone de un indicador luminoso que se enciende cuando
el regenerador se engancha correctamente con la secuencia de datos recibidos. Para que este
circuito detector se enganche funcione correctamente y por lo tanto se encienda la luz, es
necesario que la señal de clock de transmisión se ponga en la sección transmisora del panel (4),
aunque esta señal de clock de transmisión no sea estrechamente necesaria para la operación del
codificador NRZ.
Preparar el regenerador de clock conectándolo como se indica en la figura 7. Girar la perilla f ADJ
hasta el encendido estable del led que indica el enganche del regenerador a los datos transmitidos.
Conectar CH2 del osciloscopio a la salida del PHASE SHIFTER (10). Regular la fase hasta obtener
en el osciloscopio una señal con duty cycle de aproximadamente el 50%. Retocar, si fuera el caso,
el enganche del PLL.

Decodificador NRZ

8. Mover el CH1 del osciloscopio al terminal de entrada del decodificador (7) y el CH2 al terminal REF,
en los que es posible medir la tensión de referencia utilizada por el límite de decisión de los niveles
lógicos en el interior del decodificador. Regular el potenciómetro (REFERENCE) de manera que el
nivel de límite sea intermedio entre el nivel mínimo y el máximo de la señal en el terminal de
entrada (7). Mover el CH1 del osciloscopio al terminal de entrada de datos del transmisor (3) y CH2
a la salida del decodificador NRZ (11). Operar, si fuera necesario, el potenciómetro de la referencia

RHRG Pag. 18
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

de la fase del clock y de la frecuencia libre del PLL (f ADJ) para así visualizar la secuencia de datos
decodificada.
Comparar con cuidado esta secuencia con la transmitida, detectando el retraso de fase que
transcurre entre las dos.

9. Repetir el experimento para distintas velocidades de clock rate cada vez mas en aumento,
retocando a cada paso la frecuencia de trabajo del regenerador de clock y la fase de la señal
regenerada. Esto nos permite verificar la gradual degradación de la calidad de la señal recibida
(terminal 7) y las dificultades cada vez en aumento de enganche correcto del regenerador de clock
a la secuencia de datos recibidos.

3.0 Codificación DPSK

El experimento se puede realizar de forma parecida al caso anterior, conectando esta vez el codificador
DPSK (4) como entrada al modulador y conectando además la entrada del decodificador DPSK a la
salida del decodificador NRZ, como se muestra en la figura 8.
La figura 9 resume las características de la codificación DPSK: se utilizan transiciones de la señal para
indicar el valor del dato. Si se tiene que transmitir un cero, la señal codificada sufre una transición del
estado actual al complementario. Si se tiene que transmitir un 1 la señal no sufre transiciones y
viceversa.
Está claro que el valor de un bit recibido no es suficiente para determinar por si solo el valor del bit
transmitido, sino que es necesario conocer el bit anterior. En el momento inicial de la transmisión el
sistema se puede poner a funcionar correctamente o también devolver una secuencia decodificada que
es el exacto complemento de la transmitida. Esto se produce de forma casual.
Por lo que se refiere al procedimiento, el experimento se conduce de forma parecida al caso anterior.
Queriendo simplificar el procedimiento, además ya conocido, se utiliza la disposición simplificada de la
figura 10, que limita el estudio al solo proceso de codificación y decodificación

Sistema PSK con codificación de Respuesta Parcial

1. Realizar las conexiones como se indica en la figura 11.

2. Disponer el CLOCKRATE a 2400 Hz y la WORD LENGHT a 2 4 -1
3. Conectar el osciloscopio, en trigger exterior, en (1) CH1 en DATA (2), CH2 en la salida del
precodificador duo-binario (3).
Examinar la forma de onda observada y explicar cada uno de sus aspectos.
Recordemos los aspectos esenciales de la codificación duo-binaria: la señal en línea puede
asumir los valores cero, alto (H) y bajo (L). En cada intervalo de bit la señal es:
H si el bit que hay que transmitir es 1 y el bit anterior era 1
L si el bit es 0 y el bit anterior era 0
0 si el bit es 0 y el bit anterior era 1
0 si el bit es 1 y el bit anterior era 0
4. Enganchar el regenerador de clock operando f ADJ hasta el encendido completo del indicador
LOCK
5. Regular la fase del clock regenerado a un valor intermedio.
6. Poner CH1 en el terminal (4), dejando CH2 en el terminal (3)
Regular DECISION POINT para tener una tensión de límite H a un valor intermedio entre el
creo y el nivel Alto de la señal recibida.
7. Poner CH1 en el terminal (5). Verificar que la tensión límite L está a un valor intermedio entre el
0 y el nivel bajo de la señal recibida.
8. Poner CH1 en la salida del decodificador (6), dejando CH2 en la entrada (3).

RHRG Pag. 19
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

9. Ajustar la fase del clock regenerado y, si fuera necesario, la frecuencia de este y los límites H y
L para que así aparezca la señal decodificada.
10. Poner CH2 en la señal del generador (2) y comparar los rastros (señal generada y
decodificada) que aparece en la pantalla.
11. Medir el retraso de fase que transcurre entre las dos señales.
12. Repetir las observaciones para clocks rates más altos.

Preguntas del laboratorio

c) ¿Cuál es la diferencia entre baudios y bps?

d) ¿Hay algún desfasamiento entre los datos recibidos y la información transmitida?

Aplicación de lo aprendido

Describa dos aplicaciones comerciales donde se utilice la modulación PSK.

RHRG Pag. 20
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 3. Señales de prueba.

RHRG Pag. 21
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 4. PSK con códigos de línea NRZ.

RHRG Pag. 22
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 5. PSK con códigos de línea DPSK.

RHRG Pag. 23
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 6. Códigos de línea DPSK.

RHRG Pag. 24
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 7. PSK con códigos de línea DPSK.

RHRG Pag. 25
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 8. PSK con códigos de línea duo binario.

RHRG Pag. 26
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 9. PSK con códigos de línea NRZ y perturbaciones.

RHRG Pag. 27
Ciclo 2018-1 Lab. N° 3 Modulación FSK y modulación PSK

Figura 10. PSK con códigos de línea duo binario y perturbaciones..

RHRG Pag. 28