Rompiendo la Ley de Moore

—
— Mucho se ha publicado recientemente sobre la muerte de la ley de Moore.
—
— Aunque esta observación de más de 50 años enfrenta nuevamente
“El final de la ley de Moore podría ser un punto
—
— problemas de salud, no empecemos a cavar la tumba para el mercado
—
— de inflexión. Está lleno de retos, pero también
—
—
de semiconductores y electrónica. Gordon Moore, cofundador de Intel,

—
—
observó la velocidad a la que los transistores en un semiconductor se
es una oportunidad para atacar en diferentes
—
—
duplicaron, inicialmente cada 12 meses y después aproximadamente cada
direcciones y para reorganizar las cosas.”
—
—
24 meses. A pesar de algunas revisiones menores, el procesamiento de
—
—
semiconductores ha seguido notablemente a esa observación durante —Dr. Peter Lee, Vice Presidente Corporativo, Microsoft Research
—
—
décadas. Esta escala “libre” permitió que nuevamente se implementaran
—
—
diseños arquitectónicos similares, lo que proporcionaba menores costos,
—
— menor potencia y mayores velocidades esperadas en la curva de crecimiento. pero este “muro” aparente fomentó las innovaciones que hicieron que el
—
— ¿Es cierto que la desaparición de esta escala libre indica el final de los procesador multinúcleo fuera habitual. Aunque el crecimiento de la frecuencia
—
— avances en la informática? Aunque esta amenaza es lo suficientemente grave ha sido limitado, el rendimiento del sistema de PC ha seguido aumentando
—
— como para inspirar a DARPA a aumentar los fondos para investigar el mundo con la adición de múltiples núcleos y unidades especiales de procesamiento
—
— posterior a la ley de Moore, los científicos e ingenieros tienen una historia de vectores que aceleran las gráficas, los juegos y la reproducción de
—
— superando obstáculos y algunas alternativas innovadoras para la escala de vídeo. Estas adiciones crearon nuevos retos en el desarrollo de modelos de
—
— semiconductores prometen un futuro brillante e interesante. “El final de la ley software para utilizar mejor estos nuevos bloques de procesamiento. Además
de Moore podría ser un punto de inflexión,” dijo Dr. Peter Lee, vice presidente de generar cambios en la arquitectura de procesamiento, los transistores
corporativo de Microsoft Research, en el March 2016 Technology Quarterly de de alta velocidad se han aplicado fuera del CPU a los subsistemas de E/S
The Economist. “Está lleno de retos, pero también es una oportunidad para que alimentan a los procesadores con mayor ancho de banda desde redes,
atacar en diferentes direcciones y para reorganizar las cosas”. cámaras y recolección de datos. Las aplicaciones de procesamiento de
señales de alta velocidad para estándares inalámbricos y cableados han
La Historia de la Ruptura de la Ley creado un crecimiento en el ancho de banda de E/S que ha superado la escala
de frecuencias de transistor.
La ley de Moore se refiere específicamente al número de transistores en un
dispositivo semiconductor, pero por lo general se confunde con otras ventajas
de escalar semiconductores como velocidad más alta y potencia más baja.
Utilizando la Tercera Dimensión
Estos beneficios esperados de este escalamiento fueron válidos por décadas, Se han cumplido predicciones anteriores al final de la ley de Moore con
pero ya no son fáciles o esperados. Es enfriamiento de procesadores paralizó avances en el diseño de chips. Las técnicas actuales para aprovechar mejor la
el aumento exponencial de la tecnología de frecuencia del procesador, tercera dimensión al apilar los chips y transistores continuarán aumentando
la densidad, pero pueden crear nuevos problemas de diseño y pruebas. Por aceleración. La lucha inicial por explotar el paralelismo en chips multinúcleo
ejemplo, el costo cada vez mayor de los pequeños transistores ha requerido se repetirá a medida que el cómputo heterogéneo se convierte en la opción
nuevos chips para combinar más funciones del sistema para justificar el para escalar. Y aunque la viabilidad de la venerable ley de Moore está siendo
precio más alto. Este avanzado enfoque de “system on a chip” se demuestra amenazada nuevamente, las necesidades del mercado, como el aprendizaje
por la evolución del FPGA desde un arreglo simple de compuertas lógicas de máquinas y el vehículo autónomo, requerirán escalar continuamente la
hasta un sistema de procesamiento y E/S de alto rendimiento que combina capacidad de procesamiento y el ancho de banda de E/S, lo que representa
procesadores, DSPs, memoria, interfaces de datos en un solo chip. Muchas una nueva oportunidad para impulsar nuevas innovaciones arquitectónicas.
de las nuevas opciones para escalar la densidad de los chips se basan en usar
una tercera dimensión en cómo se construyen los transistores y en cómo la
tecnología 3D-IC puede utilizarse para combinar chips existentes en un solo
paquete. Aunque estos sistemas en chip son más complejos de diseñar y
probar, se crearon para reducir el costo de diseño del sistema final con su alto
nivel de integración. Incluso con este beneficio, apilar chips implica nuevas

HETEROGÉNEO
complejidades que presentan nuevos retos. A medida que más sistemas
se basan en la escala 3D, los retos de depuración y pruebas se volverán
más obvios y se utilizará más área de silicio para proporcionar funciones

Rendimiento de Cómputo
integradas de depuración y pruebas.

Nuevas Arquitecturas de Cómputo

MULTINÚCLEO
La historia ha demostrado que los problemas de escala anteriores han
fomentado novedosas mejoras arquitectónicas que aprovechan aún más la
tecnología del silicio. Los retos más recientes crearon la era de la informática
diseñada para un uso particular para la cual se combinan múltiples y
únicos tipos de arquitectura de cómputo y se aplican a los problemas. Esta
tendencia se volvió popular con los procesadores gráficos que complementan

SINGLE-CORE
los CPUs de uso general, pero esa técnica se expande rápidamente con
la aceleración del cómputo personalizado que utiliza FPGAs, procesadores
vectoriales e incluso bloques de cómputo específicos de aplicaciones.
Estas técnicas de aceleración, como aquellas utilizadas para el aprendizaje
de máquinas, se convertirán en los siguientes bloques estándares para el
sistema en chip del mañana. La clave para aprovechar estas arquitecturas
de procesamiento mixto son las herramientas de software y frameworks
que ayudan a los usuarios a diseñar con una descripción de alto nivel para
su implementación en una variedad de motores de procesamiento para

ni.com/semiconductor