UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES

Perfecta Combinación entre Energía e Intelecto

Informe de Diseño de Circuito BGR tipo CMOS

Moisés Alfonso Guerrero Jiménez - 2130520

Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones

Universidad industrial de Santander
Bucaramanga, Colombia

DESCRIPCIÓN DEL INFORME

En el siguiente informe se busca explicar el desarrollo de la
última entrega del proyecto desarrollado a lo largo del curso de
Microelectrónica, así como mostrar los resultados obtenidos
DESARROLLO
Para el diseño del circuito BGR propuesto en clase, se partió del
estudio del funcionamiento de un circuito BGR de canal corto,
tal como se presenta en el material entregado en clase.
Donde R es el valor de la resistencia. L y N son números Reales.
Para la obtención de los valores necesarios en las resistencias, se
hizo uso de las ecuaciones presentadas en el material. Primero se
usó le ecuación [1]:
1.6
𝐿=
𝑛 ∙ ln⁡(𝐾) ∙ 0.085
Considerando n = 1, y seleccionando la cantidad de transistores
en paralelo que se presenta en Q1 como K = 8, se obtiene:

A continuación, se muestra de forma simplificada el circuito a 𝐿 ≈ 9.052

trabajar sin incluir el circuito de arranque y sin incluir la
corriente IREF asociada al amplificador diseñado durante el Por otro lado, para obtener el valor de N, se utilizó la ecuación
curso. [1]:

𝑉𝑅𝐸𝐹
𝑁=
𝑉𝑥
𝑛 ∙ 𝑉𝑡 ∙ ln(𝐾) +
𝐿
Para este caso, se decidió trabajar con VREF = 0.9 [V] y una
tensión Vx = 0.7 [V], y el valor de Vt, se obtuvo por medio de la
ecuación:
𝑘∙𝑇
𝑉𝑡 =
𝑞

Donde “k” es la constante de Boltzmann (1.38 E-23 [J/K]), “q” es

la carga del electrón (1.6E-19 [C]) y T es la temperatura en
Kelvin [2], la cual para este caso es de 50°C = 323.15K, de
forma tal que se obtuvo:

Figura 1. Circuito simplificado sin el circuito de arranque. 𝑉𝑡 ≈ 27.88 ∙ 10−3

Donde los valores equivalentes de las resistencias se trabajaron 𝑁 ≈ 6.65

de acuerdo con el material, como se muestra en la siguiente tabla.
A continuación, se obtuvo el valor de N*R, dividiendo la tensión
R1 R VREF entre un valor de corriente impuesto de 5 [uA], como se
R2 L*R muestra a continuación:
R3 L*R
R4 N*R 0.9
𝑁∙𝑅 = = 180⁡[𝑘Ω]
Tabla 1. Valores equivalentes de las resistencias del esquemático 5 ∙ 10−6
presentado.
1
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES
Perfecta Combinación entre Energía e Intelecto

Para obtener el valor de R, se dividió el valor obtenido

anteriormente entre N = 6.65.
𝑁∙𝑅
𝑅= ≈ 27.06⁡[𝑘Ω]
𝑁

Por último, se obtuvo el valor de R2 y R3, multiplicando el valor

de R por el L previamente definido.

𝐿 ∙ 𝑅 ≈ 244.94⁡[𝑘Ω]

Resistencias y transistores usados

En el diseño, se utilizaron referencias incluidas en la tecnología

trabajada en el curso tsmc180. Los transistores utilizados fueron
los mismos usados en el diseño del amplificador (nmos2v_mac y
pmos2v_mac). Por otro lado, se utilizaron las resistencias
rphpoly cuyos valores se definieron haciendo uso de la
herramienta Virtuoso, de acuerdo con la siguiente tabla:
Figura 2. Esquemático del circuito completo, incluyendo las
dimensiones de los transistores Q7 y Q8 pertenecientes al circuito de
arranque.

R L*R N*R El resto de transistores tipo P que no se encuentran indicados en

Segment 1 uM 1 uM 1 uM el esquemático, fueron definidos inicialmente de acuerdo con la
Width(M) relación 3.6u/360n y los transistores tipo N del espejo de
Segment 40.4 uM 40.6 uM 41.3 uM corriente, se definieron en base a las dimensiones finales de los
Length(M) transistores Q5 y Q9.
No. Segments 2 18 13
(Serie) Simulación en Virtuoso
Total 27.0976 K 245.073 K 180.016 K
Resistance Por medio de la herramienta Virtuoso, se pudo realizar la
Tabla 2. Parámetros de resistencias definidos para rphpoly. simulación en DC, haciendo uso de los parámetros mencionados
anteriormente, de forma tal que se pudiera obtener la tensión
Finalmente, en cuanto a los transistores BJT usados como VREF esperada (con VDD = 1.8 [V]).
diodos, se utilizó la referencia vpnp_mis, manteniendo las
características por defecto del modelo incluido en la librería. Ya que la tensión obtenida no correspondía a la tensión esperada,
se realizó un escalamiento a 1.15 veces el valor de W en el
Dimensiones de los Transistores transistor Q5, de forma tal que la tensión VREF obtenida fue de
aproximadamente 0.922 [V].
Para la selección de las dimensiones de los transistores, se partió
de las dimensiones presentadas en el material entregado en clase, Se realizó el mismo escalamiento al transistor Q9, y se definió la
donde se presentan relaciones entre los W y L, tomando como relación de aspecto del transistor Q10 como 1.8u/8u, de forma tal
base W = L = 180 [nm] y multiplicando dichos valores por los que la corriente IQ10 fuera de aproximadamente 5 [uA]. Por
factores de escala dados en el texto de forma tal que las último, se redujo el W del transistor Q11 en un factor 1/5,
dimensiones obtenidas, fueron las siguientes. manteniendo L = 8 [um], de forma tal que la corriente IREF
fuera 1 [uA] (360n/8u).

Resultados Obtenidos

• Inicialmente, se realizó una simulación en DC, variando

la tensión VDD de 0 a 1.8 [V], los resultados se
muestran en la siguiente gráfica.

2
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES
Perfecta Combinación entre Energía e Intelecto

Figura 3. Simulación DC VREF vs VDD @50°C. Figura 5. Diagrama de fase del circuito @50°C.

Como se puede observar, el rango de valores de VDD que Se puede observar un aumento en la ganancia del circuito de
permiten obtener aproximadamente la tensión deseada de 0.9 [V] aproximadamente 3 dB, respecto a la ganancia del amplificador
en VREF, es bastante considerable (Aproximadamente, desde solo, además de un aumento bastante considerable en el UGBW.
1.25 [V] hasta 1.8 [V]). También se obtuvo un margen de fase de aproximadamente
159.56°.
• Se realizó una simulación STB con el fin de observar la
ganancia y el margen de fase del circuito final. Av 74.0109 [dB]
UGBW 93.8839 [MHz]
Para ello se rompió el lazo cerrado en el nodo que conecta la Phase Margin 159.567°
salida del amplificador con las puertas de los transistores tipo P Tabla 3. Resultados del STB.
del circuito BGR, tal como se mencionó en clase, agregando en
este punto un IPROBE de la librería analogLib. A continuación, • Se realizó una simulación DC de VREF contra la
se muestran los resultados. Temperatura en un rango de -40 a 125°C, obteniéndose
los siguientes resultados.

Figura 4. Ganancia y UGBW obtenidos @50°C.

Figura 6. VREF vs Temp(°C) entre -40 y 125°C.

Como se puede observar, se muestra una mayor presencia de

corriente CTAT respecto a la PTAT por la forma de la gráfica
3
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES
Perfecta Combinación entre Energía e Intelecto

obtenida, con una variación de la tensión VREF entre 964 [mV]

y 890 [mV] aproximadamente.

• Se pidió realizar una simulación transitoria de la tensión

VREF, comparándola con la tensión VDD, para tiempos
de subida tr = 100 [ms], 1 [ms] y 100 [us]. A
continuación, se muestran los resultados obtenidos.

Figura 9. Transitorio de la tensión VREF respecto a VDD para un tr =

100 [us] @50°C.

• A continuación, se muestran los resultados obtenidos

luego de correr Corners y Montecarlo al circuito
diseñado.

Corners
Figura 7. Transitorio de la tensión VREF respecto a VDD para un tr = Luego de correr Corners al circuito diseñado, se obtuvieron los
100 [ms] @50°C. siguientes resultados.

VREF [V]
Nominal 0.9223
Mínimo 0.7783
Máximo 1.1180
Tabla 4. Resultados obtenidos de la tensión VREF luego de corners.

El siguiente gráfico muestra como cambia la curva VREF vs

VDD de acuerdo a cada uno de los corners.

Figura 8. Transitorio de la tensión VREF respecto a VDD para un tr = 1

[ms] @50°C.

Figura 10. VREF vs VDD luego de corners.

4
 UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES
Perfecta Combinación entre Energía e Intelecto

Montecarlo
Luego de simular Montecarlo, se observaron los siguientes
resultados de simulación.

Figura 11. Resultados luego de correr Montecarlo.

Se observa una variación bastante considerable de VREF

respecto a la temperatura, así como cambios bastante marcados
de la forma de la curva respecto a la mostrada en la Figura 6.

CONCLUSIONES
• El uso de un circuito Bandgap Reference, permite
obtener una tensión de referencia prácticamente
independiente de la tensión de salida, pero a la hora de
realizar el diseño, se deben tener en cuenta la cantidad
de corrientes CTAT y PTAT que estarán presentes, de
forma que se puedan obtener mejores resultados a
distintas temperaturas.
• La adición de un circuito BGR a un amplificador,
muestra un aumento de parámetros como la ganancia, el
UGBW y el margen de fase.
• Se observa que se puede obtener la tensión VREF
deseada para tensiones VDD menores a la nominal,
luego de agregar el circuito BGR, lo que en cierta
medida permite reducir el consumo de potencia por
parte de este circuito.

REFERENCIAS
[1] CMOS Circuit Design, Layout, and Simulation – R. Jacob
Baker – 3rd Edition – Pages 768-769.
[2] A CMOS Bandgap Reference Circuit with Sub-1-V
Operation – Banba, Shiga, Umezawa, Miyaba, Tanzawa, Atsumi
and Sakui, IEEE Journal of solid state Circuits, Vol. 34 NO. 5,
May 1999.