UNAC-FIEE CICLO 2018-A

PRIMERA TAREA DE SISTEMAS DIGITALES

Presentación: El día del Examen Parcial

(Unico dia no insistir)

- El trabajo es personal y debe ser desarrollado a manuscrito o

computadora con las simulaciones electrónicas realizadas.

Pregunta 1:

Analizar su funcionamiento y construir su tabla de verdad del circuito

mostrado

Pregunta 2:

Analizar el funcionamiento del circuito mostrado y graficar su diagrama

de tiempos.
Pregunta 3:
Utilizando el Flip Flop D, diseñar un circuito que el permita convertir a Flip Flop JK.
Implementar el circuito utilizando solamente Puertas Lógicas NAND y verifique su tabla
de verdad.

Pregunta 4:

Analice el funcionamiento del circuito y desarrollar su tabla de verdad

Pregunta 5:
Implementar el circuito mostrado en la Figura 1. Analice su funcionamiento para valores
de :
a) RA= 100Kohm RB= 100 Kohm C1= 4.7 uF
b) RA= 100Kohm RB= 120 Kohm C1= 10 uF
c) RA= 220Kohm RB= 167 Kohm C1= 16 uF
Pregunta 6:
Implementar el circuito de la Figura 2, analice y funcionamiento y repita la experiencia
del paso anterior. Con las resistencias y condensadores indicados.(Utilizar las
resistencias y condensador del circuito anterior y analizar en forma teórica y
experimental los valores de Tc, Td, T, f y DC )

Figura . Circuito Astable mejorado.

Pregunta 7:
1. Implementar el Circuito de la Figura 2, analice su funcionamiento, con valores de
Resistencias y condensadores indicadosCalcular valor teórico y experimental
a) R1 = 120 Kohm C1 = 4.7 uF Calcular T:
b) R1 = 120 kohm C1 = 10 uF Calcular T:
c) R1 = 100 Kohm C1 = 10 uF Calcular T:
Pregunta 8:
Utilizando el IC CD4047B, implementar los circuito mostrados en la Figura 4; Analice su
funcionamiento y determine sus valores teóricos y experimentales del tiempo de
duración del pulso.
(importante) El valor de R : ( De 10 KOhm hasta 1MOhm)
El valor de C : ( Mayor que 100 pF en astable y
Mayor que 1000pF en monostable)

Figura a Circuito astable Figura .b Circuito Monostable

Pregunta 9:
Implementar el Registro Universal (IC 74LS194), verificando el funcionamiento:
a) Carga paralela
b) Desplazamiento derecha.
c) Desplazamiento izquierda.
d) Estado memoria

Pregunta 10:
Un flip-flop "S-R Set-dominante" difiere del flip-flop S-R normal en que cuando S y
R están a valor lógico 1 simultáneamente se realiza la operación de Set. Obtener
la tabla de operación, la tabla característica y la ecuación característica del flip-
flop, y realizar una implementación como latch asíncrono mediante puertas
lógicas.
Pregunta 11:

Un flip-flop “S-R con reloj”, contiene una entrada adicional C

de forma que si C no está activa el flip-flop mantiene su valor
mientras que si está activa el flip-flop opera como un S-R
convencional. Obtener la tabla de operación, la tabla
característica y la ecuación característica del flip-flop, y
realizar una implementación como latch asíncrono mediante
puertas lógicas.
Pregunta 12:

Diseñar un flip-flop de tres entradas A, B y C, tal que la

entrada A actúe como una entrada de SET, la entrada B
como una entrada de RESET y las entrada C como una
entrada de 'TOGGLE'. La activación de la entrada A domina
sobre la activación de las entradas B y C, y la activación de la
entrada B domina sobre la activación de la entrada C.
Obtener la tabla de operación e implementar un flip-flop ABC,
tomando como base los siguientes flip-flops, y puertas
lógicas:
a). S-R.
b). J-K.
c). D.
d). T.
Pregunta 13:
Pregunta 14:

Diseñar un reloj digital que muestre las horas (00 a 23), minutos (De
00 a 59), además disponga de señales de INICIO, RESET y
PROGRAMACION de la hora, Utilizar IC 7476 y circuitería auxiliar.

Desarrollar: a) análisis, b) Diagrama de bloques, c) Diseño, d)

Simulación, Funcionamiento.

Pregunta 15:
Pregunta 16:

Pregunta 17:
Pregunta 18:

Pregunta 19:

Pregunta 20:
EL PROFESOR

ABRIL DE 2018