Professional Documents
Culture Documents
INTEGRANTES:
PROFESOR:
EE635 N3
UNVERSIDAD NACIONAL DE INGENERIA 2018-I
FACULTAD DE INGENERIA ELECTRICAY ELECTRONICA
I. Objetivos:
Identificar los circuitos integrados de tecnología digital
Comprobar el comportamiento de los circuitos integrados TTL y CMOS
Uso del manual de circuitos integrados y la terminología empleada
Definición:
Un circuito integrado (CI), que entre sus nombres más frecuentes es conocido como
chip, es una oblea semiconductora en la que son miles o millones de dispositivos
electrónicos, como transistores, resistencias, diodos y capacitores, interconectados
entre sí para formar un circuito electrónico específico. Estos circuitos electrónicos
se encuentran dentro de un encapsulado de plástico o cerámica, el cual posee, en
su exterior, conductores metálicos llamados pines, que se hallan conectados a la
pastilla interna. Un CI se puede utilizar como un amplificador, como oscilador, como
temporizador, como contador, como memoria de ordenador, o microprocesador.
Clasificación:
Circuitos Integrados Digitales: Operan a sólo unos pocos niveles o estados muy
definidos, en vez de en un rango de amplitud de señal. Los bloques fundamentales
de circuitos integrados digitales de construcción son puertas lógicas, que trabajan
con datos binarios, llamados así bajo (0 lógico) y alto (1 lógico). Pueden ser desde
básicas puertas lógicas (AND, OR, NOT, NAND, NOR, XOR, XNOR) hasta los más
complicados microprocesadores, estos dispositivos se utilizan en los ordenadores,
módems, redes de ordenadores y contadores de frecuencia. Estos circuitos se
tocarán a profundidad en este curso
III. Definiciones:
a) Niveles lógicos TTL.
Cuando nos referimos a circuitos digitales las entradas y salidas, es decir niveles lógicos altos
o bajos. A la entrada generalmente se le asocia el nivel alto, es decir “1” y a la salida se le
asocia un nivel bajo, es decir “0”.
Los diferentes circuitos integrados trabajan con valores de entrada y salida que varían de
acuerdo a la tecnología del circuito integrado.
Cuando las salidas CMOS manejan solo entradas CMOS, el nivel de voltaje de la salida puede
estar muy cercanos a 0v para el estado bajo, y a VDD para el estado alto. Esto es resultado
directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae muy poco
corriente de la salida a la que está conectada.
De esta forma, cuando un CMOS funciona con VDD =5v, acepta voltaje de entrada menor
que VIL(max)=1.5v como bajo y cualquier voltaje de entrada mayor que VIL(min)=3.5v como
alto.
VOL(max) 0v
VOL(max) VDD
VOL(max) 30%VDD
VOL(max) 70%VDD
c) Inmunidad al ruido
d) Margen de ruido
e) Disipación de potencia
f) Retardo de propagación
g) Producto velocidad-potencia
Fan in:
El Fan-in definido como el número máximo de entradas que puede aceptar una compuerta.
Aunque no existe una limitante en cuanto al Fan in de una compuerta, solo se obtienen
modelos con un determinado número de entradas.
Las puertas lógicas que físicamente cuentan con un gran abanico de entradas tienden a ser
más lentas. Esto se debe a la complejidad de la circuitería de entrada aumenta la entrada
de capacitancia del dispositivo. El uso de puertas lógicas con un mayor abanico de entrada
ayudará a reducir la profundidad de un circuito lógico.
Fan out:
Los circuitos CMOS tienen muy altas impedancias, por lo tanto el Fan out de los CMOS es
muy alto, pero depende de la frecuencia por los efectos de capacitancia.
1) Aumenta el voltaje en la salida para el estado bajo, y con ello un posible error en la
detección del estado lógico.
2) Disminuye el voltaje en la salida para el estado alto, y con ello un posible error de
detección del estado lógico.
IV. CUESTIONARIO:
2. Obtener la curva de transferencia de la puerta NAND a partir del C.I. 74LS00.
CODIGO DESCRIPCION
74LS00 NAND DE DOS ENTRADAS
74LS02 NOR DE DOS ENTRADAS
74LS04 NOT
74LS08 AND DE DOS ENTRADAS
74LS32 OR DE DOS ENTRADAS
74LS86 OR-EXCLUSIVO
Tabla de funcionamiento
Tabla de funcionamiento
Tabla de funcionamiento
Tabla de funcionamiento
Tabla de funcionamiento
Tabla de funcionamiento
W X Y Z f( w, x, y, z)
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
FIGURA I:
A B S
0 0 0 Pertenece a la familia lógica AND.
0 1 0
74LS08
1 0 0
1 1 1
FIGURA II:
A B S
0 0 0 Pertenece a la familia lógica OR.
0 1 1
1 0 1 74LS32
1 1 1
7. Usando el circuito de la figura, ajuste P1 para que VIL sea 0.8V. Ajuste P2 para que IOH sea
400uAmp. Medir VOH. Ponga el miliamperímetro en el pin de entrada de la compuerta y
mida IIL.
VOH =4.96V
IIL =0.33mA
8. Usando el circuito de la figura, ajuste P1 para que VIH = 2V. Ajuste P2 para que IOL =
8mAmp. Mida bajo estas circunstancias VOL. Cambie el miliamperímetro al pin de
entrada a la compuerta y mida IIH.
VOL =0.08 V
IIH =0.02mA
V. BIBLIOGRAFÍA:
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/Tema_III.pdf
http://www.iuma.ulpgc.es/users/jrsendra/Docencia/Electronica_Basica/download
/transparencias/Familias-logicas.pdf
http://vlsi-design-engineers.blogspot.pe/2015/07/cmos-logic-families.html
http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/n
ode18.html
http://slideplayer.es/slide/6162689/