6

Practica #

APLICACIONES DE SISTEMAS
SECUENCIALES.

1. OBJETIVOS DE LA PRÁCTICA A REALIZAR

 Estudiar el método de simplificación de los sistemas secuenciales

 Diseñar sistemas secuenciales síncronos y ver sus aplicaciones

 Diseñar sistemas secuenciales asíncronos y ver sus aplicaciones

 Observar diferentes aplicaciones de los sistemas secuenciales

1
 2. EJERCICIOS DE LA PRÁTICA

1. Diseñar un sistema secuencial síncrono, el cual detecte a su entrada 3 unos

consecutivos y 4 ceros consecutivos, de esta forma teniendo a su salida un 1 lógico
en los dos casos, realizar el sistema en Autómata de Mealy. realizar como autómata
de Moore. Realizar el código para la función y simular en ISE y QUARTUS II.

2. Un circuito secuencial tiene una entrada X y una salida Z Por X se

transmiten pulsos positivos de 1, 2 ó 3 ciclos de duración. Desde un
pulso al siguiente X permanece a 0 un mínimo de 10 ciclos. La salida
Z se pondrá a 1 tras terminar el pulso de entrada y permanecerá en
1 durante 3 ciclos si el pulso de X duró un ciclo, durante 2 ciclos si X
duró 2 y durante 1 ciclo si X duró 3. En otros casos Z es cero.
Obtenga la tabla de estado /salida mínima según el modelo de
máquina de Mealy.

3. Se desea diseñar un circuito secuencial asíncrono para reconocer los pulsos que llegan
por una entrada x. El circuito tiene una salida F (normalmente en el valor 0 lógico) y
una entrada de control C. Ha de funcionar como sigue. Cuando C=1, la salida ha de
tomar el valor 1 lógico cuando aparezca un pulso por X y ha de permanecer en dicho
valor hasta que C=0. Diseñe el circuito como autómata de reacción directa, dibuje el
circuito resultante y explique su funcionamiento.

4. Los números entre 0 y 3, expresados en binario natural se transmiten en serie por una
línea de datos Y. Primero se transmite el bit más significativo y a continuación lo hace el
menos significativo. La transmisión está sincronizada con una señal de reloj. Se desea
diseñar un circuito secuencial como el de la figura, tal que la salida Z nos entregue un 1
durante el tiempo en el que se esta transmitiendo el segundo bit si la combinación que
llegó a través de Y fue 0 o 3, permaneciendo el resto del tiempo a 0. La entrada X es la
única que puede inicializar el sistema: X=1 provoca el paso al estado inicial en el que
Z=0 y en ese estado se queda el sistema sin responder a los eventuales cambios de Y
hasta el ciclo en el que X=0. lo que indica la transmisión del bit más significativo del
dato Y. El diseño h de realizarse utilizado el mínimo de número de FF-JK

2
5. El principio de un mensaje en u sistema de comunicaciones se denota mediante la
aparición de 3 unos consecutivos y el fin mediante tres ceros consecutivos en un línea
x. Los datos de esta línea están sincronizados con una fuente de pulsos de reloj. Se
debe diseñar un sistema que tenga una salida 1 solo en el tiempo de reloj que coincida
con el tercero de las secuencias de inicio y fin. El sistema servirá para advertir al
sistema receptor sobre la iniciación y fin del mensaje. Realizar el código para la función
y simular en ISE y QUARTUS II

6. Diseñar un sistema secuencial, cuya salida Z este en 1 lógico cuado se detecte en su

entrada la siguiente secuencia x:0-1-1 y 1-0-1-0, realizar el sistema como autómata de
Mealy

7. Una vía férrea con tráfico en ambos sentidos se cruza con una carretera en la cual se
coloca una barrera gobernada por la salida z de un autómata asíncrono (ver figura). A
500 m. del punto de cruce se colocan dos detectores x1 y x2, respectivamente. A partir
de un estado inicial en el que z=0, la salida deberá pasar al estado 1 cuando se acerque
un tren en cualquier sentido al rebasar su máquina los 500 m. del cruce y deberá volver
al estado 0 cuando el último vagón se aleje más de dicha distancia independientemente
de la longitud del tren. Diseñar dicho autómata asíncrono suponiendo que los trenes no
van a cambiar la dirección de su marcha y que no puede haber más de uno en el cruce
al mismo tiempo. Sintetice el circuito con FF-JK y demuestre su funcionamiento con un
diagrama de tiempos adecuado

3
8. Un circuito secuencia tiene dos entradas (X1,X2) y dos salidas (Z1,Z2). Las entradas
representan un número en binario natural N de dos bits. Si el valor presente de N es
mayor que el valor inmediatamente anterior, entonces la salida Z1 se pone a 1. Si dicho
valor es menor, Z2 se pone a 1. En cualquier otro caso, Z1=Z2=0. Suponer que el
circuito se inicializa con X1 y X2 cero y las salidas en cero.

9. Un sistema secuencial asíncrono posee dos entradas de impulso X1 y X2 (ambas

entradas no pueden estar nunca en estado 1 simultáneamente) y una salida Z. A partir
de un estado inicial en el cual X1=X2=Z=0, la salida Z tomara el estado 1 si se aplican
dos impulsos sucesivos a la entrada X1 sin que se aplique ninguno a la entrada X2. La
salida volverá a 0 cuando X2 pase al estado 1. Se especifica que X1 y X2 no pueden
cambiar simultáneamente. Realizar el sistema con FF-JK en Mealy y Moore.

10. Diseñar un sistema secuencial asíncrono con dos entradas de información X1, X2 y
una salida F tal que:
a. A partir del estado inicial en el que X1=0, X2=0 y F=0. La salida F debe
tomar el estado 1 lógico si se aplican dos impulsos sucesivos a la entrada
X1 sin que se aplique nada a la entrada X2.
b. La salida F volverá a 0 lógico cuando X2 pase al estado 1 lógico.
c. Ambas entradas X1 y X2 no deben encontrarse en estado 1 lógico
simultáneamente
d. ambas entradas no deben cambiar simultáneamente.
Sintetice utilizando métodos combinacionales [reacción directa].