Preinforme 2:

Proceso de toma de muestras

Profesor:

Cristian Pineda

Ayudantes:

Nicolás Tejo
Guillermo Navarro
Jordan Salgado
Cesar Morales
Skarlett Cáceres

Universidad De Santiago

Departamento de Ingenierı́a Eléctrica

Laboratorio de Electrónica de Potencia

10 de agosto del 2017

1
Índice
1. Introducción 3

2. Experiencia 2: Muestreo de una señal 4

2.1. Filtro Pasa Bajos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.2. CPLD como trigger que inicia la rutina de conversión análoga/digital . . . . 4
2.3. Teorema del Muestreo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.4. Transformada de Fourier Rapida(FFT) . . . . . . . . . . . . . . . . . . . . . 6
 Laboratorio de Electrónica de Potencia

1. Introducción
A continuación se muestra el esquema tı́pico de un convertidor de electrónica de potencia
para un funcionamiento y control en tiempo real.

Figura 1: Esquema de control de un convertidor de electrónica de potencia.

Etapas:

Medición y muestreo de variables eléctricas.

Protecciones por Hardware.

Procesamiento de señales y algoritmo de control.

Generación y sincronización de señales de dı́sparo a semiconductores.

Actuación de dispositivos semiconductores.

En este curso de laboratorio, se utilizara un Launchpad F28377S (que utiliza un micro-

procesador C2000) para la función de procesamiento de señales digitales (DSP) y algoritmo
de control.

La etapa de medición de variables eléctricas se realiza a través de diversos circuitos a base

de amplificadores operacionales que adaptaran la medición de entrada para que finalmente
puedan ser convertidos por los módulos de conversión análogo - digital (ADC) presentes en
la DSP.

Para la función de generación y sincronización de señales de disparo se utilizará un Com-

plex Programmable Logic Device (CPLD) Max II.

En esta experiencia se abordara el proceso de programar la CPLD para que genere un

trigger que sera utilizado por la DSP para dar inicio a su rutina de conversión análoga/digital,
además se abordara el proceso de la toma de muestras donde se vera el teorema del muestreo
y el uso de filtro antialiasing para realizar un procesamiento correcto de la señal.

Ingenierı́a Eléctrica
 Laboratorio de Electrónica de Potencia

2. Experiencia 2: Muestreo de una señal

En la siguiente experiencia de laboratorio se trabajara con la DSP y la CPLD, donde
esta ultima funcionara como trigger para el muestreo de las señales. Ademas, se analizara la
utilidad del filtro antiliasing (filtro pasa-bajos) en el muestreo de señales analógicas, ademas
de analizar el hecho de realizar muestras mediante el teorema del muestreo de Nyquist-
Shannon.

2.1. Filtro Pasa Bajos

La siguiente imagen muestra el circuito análogo de recepción que procesa la señal de
entrada para que pueda ser leı́da en los rangos de tensión permitida por la DSP y su corres-
pondiente filtro pasa bajos.

Figura 2: Circuito de recepción de señales análogas

Para poder comprender el funcionamiento del circuito de recepción, determine:

1. La función de transferencia del filtro pasa bajos y con ésto obtenga el modulo de su
ganancia en función de la frecuencia, para esto considere R5 = 1, 6[kΩ] y C1 = 100[nF ]
2. Explique que es un filtro antialiasing y su finalidad en el circuito mostrado.

2.2. CPLD como trigger que inicia la rutina de conversión análo-

ga/digital
Para poder utilizar la CPLD como trigger es necesario conocer el lenguaje de programa-
ción VHDL ya que con este es posible configurar la CPLD, para esta experiencia solo sera
necesario la configuración de un clock de salida el cual activara el proceso de muestreo, para
posteriormente ser recepcionado por la DPS.
Para poder entender la programación en VHDL y la configuración del clock de la CPLD
se pide:

Ingenierı́a Eléctrica
 Laboratorio de Electrónica de Potencia

1. Explique que entiende por ENTITY, ARCHITECTURE, PROCESS.

2. Basandose en la pregunta anterior explique el funcionamiento y el objetivo del código.

3. En la siguiente imagen se presenta el código para configurar el Clock de la CPLD.Determine

la ecuación que permite obtener el valor del clock(Frecuencia de muestreo) en función
de la variable ’CONTADOR’(ver linea 19 del programa).

Figura 3: Programacion del Clock de la CPLD

2.3. Teorema del Muestreo

En la practica en los convertidores de electrónica de potencia la frecuencia de switcheo
es iguala la frecuencia de muestreo, y esta a su vez determina los armónicos presentes en las
variables.
Según el esquema mostrado de medición. la frecuencia de muestreo es igual a la frecuencia
de switcheo, esto implica que según el teorema del muestreo, existe una relación entre la fre-
cuencia de muestreo y la frecuencia máxima de la señal digitalizada que puede ser recuperada
sin perdida de información, explique esta relación.

Ingenierı́a Eléctrica
 Laboratorio de Electrónica de Potencia

2.4. Transformada de Fourier Rapida(FFT)

Para poder realizar un análisis de Fourier en un dispositivo digital, es necesario hacer
un procesamiento de la señal mediante el uso de Fast Fourier Transform (FFT), debido a
que esta transformación posee un algoritmo que elimina las redundancias del calculo de la
transformada de Fourier discreta. Para poder entender mejor la FFT, determine:

Explique que entiende por transformada de Fourier, transformada de Fourier discreta

y transformada de Fourier rápida o FFT.

En base al programa de M atlab ejemplo de la figura 3, obtenga el gráfico de la señal

en el tiempo y el espectro de frecuencias, posterior a esto analice y concluya respecto
al comportamiento del espectro de frecuencias de las siguientes:

1. frecuencia de muestreo= 6000[Hz] y dos señales sinusoidales sumadas de 300 [Hz]

y 900 [Hz]
2. frecuencia de muestreo= 6000[Hz] y tres señales sinusoidales sumadas de 300 [Hz],
900 [Hz] y 1400[Hz]
3. frecuencia de muestreo= 6000[Hz] y tres señales sinusoidales sumadas de 300 [Hz],
900 [Hz] y 4000[Hz]

Figura 4: Codigo ejemplo para obtener gráfica y espectro de frecuencias de una señal de 50
[Hz] mediante el uso del algoritmo de FFT en matlab.

Ingenierı́a Eléctrica