INF-MCU
1
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Informe de la práctica de laboratorio N°2:
“Configuraciones típicas de amplificadores
operacionales”
Camilo Rubio – 1161103
Nicolás Cáceres – 1161101
INTRODUCCIÓN
Las diferentes configuraciones electrónicas que se aplican a los
amplificadores operacionales tienen el fin de obtener una
respuesta a una operación matemática, usando las ganancias
generadas correspondientes del amplificador aplicado como un
inversor. En esta práctica se desarrolla el diseño, simulación e
implementación de cuatro diferentes configuraciones típicas de
los amplificadores operacionales, el sumador, restador,
derivador e integrador, siguiendo pautas específicas de diseño
respecto a las ganancias y valores de voltaje en las entradas y
salidas.
I. OBJETIVOS
 Diseñar y desarrollar los distintos tipos de
configuraciones de amplificadores operacionales tales
como el amplificador sumador, integrador, derivador
y restador.
 Implementar y evaluar un amplificador operacional en
configuración sumador.
 Implementar y evaluar un amplificador operacional en
configuración integrador.
 Implementar y evaluar un amplificador operacional en
configuración derivador.
 Implementar y evaluar un amplificador operacional en
configuración restador.
 Evaluar la característica Slew Rate para cada tipo de
configuración.
II. PLANTEAMIENTO DEL PROBLEMA
Se requiere diseñar, simular e implementar las configuraciones
típicas de amplificadores operacionales mencionadas
anteriormente cumpliendo unos ítems específicos. En el caso
del sumador se debe configurar ambas señales de entrada en un
valor de 8mV y ganancias menores de 30. En el restador, se
debe configurar la primera señal de entrada en 80mV, la
segunda señal de entrada en 200mV y la señal de salida debe
ser de 267mVp. En el derivador se utilizará una señal senoidal
Versión: 1.0
Página: 1 de 9
con una amplitud de 400mVp para obtener una salida con una
amplitud de 10 Vp y por último en el integrador se configurará
una señal cuadrada con una amplitud de 400mVp para
conseguir una señal triangular con una salida de 5 V pico a pico.
Los valores de amplitud de voltaje de salida deben coincidir
aproximadamente los diseñados, simulados e implementados.
III. HERRAMIENTAS UTILIZADAS
En el desarrollo de la práctica se utilizaron los conceptos y
fórmulas de cada uno de los tipos configuraciones típicas de
amplificadores explicados en la guía de la práctica y en las
horas de clase, como bases teóricas para el diseño de los
circuitos electrónicos a implementar. Se usó el software Orcad,
para realizar las respectivas simulaciones y a través de este se
comprobó el correcto funcionamiento de los circuitos
diseñados, se pudo comprobar los valores de amplitud de
voltaje en las señales de salida para cada una de las cuatro
configuraciones electrónicas del amplificador operacional. En
la implementación del circuito se manejaron circuitos
integrados LM741, encapsulados que contiene amplificadores
operacionales, así como también resistencias y capacitores
cerámicos de valores hallados en la etapa de diseño, aparte del
generador de señales, para obtener las formas de ondas
necesarias para las entradas de las configuraciones, como
señales senoidales y cuadradas.
IV. DESARROLLO DE LA PRÁCTICA
Se comenzó con el diseño del sumador siguiendo los
parámetros estipulados en la guía de laboratorio:
Usando los últimos números de los códigos
1+3
𝑉1 = 𝑉2 = = 8 𝑚𝑉
500
Al ser la señal muy pequeña e imposible de obtener mediante el
generador, se decidió alimentar con 100mV los dos terminales
del generador ya que es lo mínimo aceptado por el dispositivo
cuando están funcionando los dos canales. Asumiendo A1=30
y A2=20
𝑉𝑜𝑢𝑡1 𝑅𝐹
=−
𝑉𝑖𝑛1 𝑅1
 INF-MCU
2
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 2 de 9

𝑉𝑜𝑢𝑡2 𝑅𝐹
=−
𝑉𝑖𝑛2 𝑅2 𝑉2 − 𝑉1 = 200 𝑚𝑉 − 80 𝑚𝑉

Las ganancias son negativas 𝑉2 − 𝑉1 = 120 𝑚𝑉

Con RF= 100 KΩ 100𝐾 Ω

200𝐾 Ω 267 𝑚𝑉 = (120 𝑚𝑉)
𝑅1 = = 6.8𝐾 Ω 𝑅1
30
100𝐾 Ω
200𝐾 Ω 𝑅1 = (120 𝑚𝑉)
𝑅2 = = 10𝐾 Ω 267 𝑚𝑉
20
Las ganancias serán de 𝑅1 = 36 𝐾Ω(𝑉𝑎𝑙𝑜𝑟 𝑐𝑜𝑚𝑒𝑟𝑐𝑖𝑎𝑙)
200𝐾
𝐴1 = = 29.41
6.8𝐾 Al simular se ve la señal de salida con los parámetros esperados
en los cálculos, por lo que se procedió a montar
200𝐾 experimentalmente. Su salida simulada se puede ver en el anexo
𝐴2 = = 20
10𝐾 5.
Al realizar el montaje experimental, al igual que el sumador no
𝑉𝑜𝑢𝑡1 = (100 𝑚𝑉)(29.41) = 2.941 𝑉 presentó ningún problema y se puede apreciar en la salida del
𝑉𝑜𝑢𝑡2 = (100 𝑚𝑉)(20) = 2 𝑉 circuito que está en el anexo 6.
𝑉𝑂𝑈𝑇 = 4.941𝑉
En el diseño del derivador se obtuvo la señal de entrada
Seguidamente se realizó la respectiva simulación en el software siguiendo los parámetros de la guía de laboratorio dando una
Orcad Pspice, en el anexo 1 y el anexo 2 se puede observar el señal de entrada de 400 mV para generar una salida con un
circuito completamente diseñado con una resistencia de carga voltaje de 10 Vp.
considerablemente grande y su respectiva señal de salida. Con respecto a los componentes a utilizar, el grupo de trabajo
podía asumir todos los valores a excepción de la resistencia de
Al realizar el montaje experimental del sumador, solamente se retroalimentación, siguiendo el consejo de elegir un valor bajo
tuvieron complicaciones a la hora de conectar los dos canales para el capacitor en paralelo y la resistencia en serie al capacitor
del generador, por lo que se realizaron los ajustes necesarios de la entrada, tomando valores de 220 pF y 120 Ω
para obtener los valores posibles a la entrada. En el anexo 3 se respectivamente. Para el valor del capacitor en la entrada se
muestra su respectiva salida en el osciloscopio. había asumió un valor de 10 nF

En el diseño del restador, utilizando las mismas fuentes que el Para el valor de la resistencia faltante se reemplazó la fórmula:
resto de amplificadores, se siguieron los parámetros de la guía
de laboratorio: 𝑉𝑜𝑢𝑡 10
𝑅= = = 160 𝐾Ω
2𝜋 ∗ 𝑓 ∗ 𝑐 2𝜋(1𝑘ℎ𝑧)(10𝑛𝐹)
𝑅𝐹
𝑉𝑂𝑈𝑇 = (𝑉2 − 𝑉1)
𝑅1 La señal de salida se puede observar en el anexo 8.
Usando los últimos números de los códigos Al realizar el montaje experimental se creía que el capacitor de
10 nF podía presentar problemas. La señal de salida del
3+1 derivador es la esperaba según los datos calculados de manera
𝑉1 = = 80 𝑚𝑉
50 experimental, se comprobó que el diseño cumple con los
parámetros.
3+1
𝑉2 = = 200 𝑚𝑉 En el anexo 9 se puede ver la señal de salida del derivador
20 respecto a su entrada, por lo que se puede ver también el desfase
que presenta la salida.
3+1
𝑉𝑃 = = 267 𝑚𝑉
15 Se procedió con el diseño del integrador, el cual tomando en
cuenta los parámetros de la guía queda con la siguiente señal de
Se definieron los valores de la resistencia de retroalimentación
entrada que debe ser una señal cuadrada:
y la del lazo positivo, y se le dio ese mismo valor a la resistencia 𝑥+𝑦 4
de carga, quedando RF=Rp= 100 KΩ, por lo que solo quedaba 𝑉𝑖𝑛 = = = 400 𝑚𝑉
hallar el valor de las resistencias: 10 10
 INF-MCU
3
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 3 de 9

𝐹 = 30 𝐻𝑧 en el sumador y el restador presentaban un desfase debido a que

el amplificador está configurado como un inversor, por lo que
1 la ganancia es negativa y su salida se ve afectada por eso.
𝑇= = 33.33 𝑚𝑆
30 𝐻𝑧
En la utilización del generador de señales, se comprobó que al
Se debía tener una salida de 5 voltios pico a pico, por lo que utilizar los dos canales al tiempo para los montajes de sumador
tomando la siguiente ecuación se despeja el valor de la y restador, no logra generar voltajes menores a 0.1V en uno de
resistencia R1: los canales.
𝑡⁄
2 En el derivador se recomienda utilizar valores bajos de
−1 capacitancia.
𝑉𝑜(𝑡) = ∫ 𝑉𝑖𝑛. 𝑑𝑡
𝑅1 ∗ 𝐶
0
16.67𝑚𝑆
−1 REFERENCIAS
𝑅1 = ∫ 0.4. 𝑑𝑡
(5𝑣)(10𝑢)
0
[1] Guía de laboratorio 3, Configuraciones típicas de amplificadores
𝑅1 = 130Ω(𝑉𝑎𝑙𝑜𝑟 𝑐𝑜𝑚𝑒𝑟𝑐𝑖𝑎𝑙) operacionales, Universidad Francisco De Paula Santander, Ing. Karla
Puerto Lopez
Los valores del capacitor, resistencia de carga y resistencia de
retroalimentación fueron dados por el grupo de trabajo, [2] Datasheet LM741. Fairchild Semiconductors, En línea, disponible en:
http://pdf.datasheetcatalog.net/datasheet/fairchild/LM741.pdf
eligiendo un capacitor de 10uF, y un valor de 200 KΩ para
ambos valores de resistencia, un valor alto para disminuir el
nivel offset.

Al simular este circuito en el Orcad se puede observar que la

forma de onda de salida empieza a crecer hasta estabilizarse en
los valores de salida estimados; la salida simulada está en el
anexo 11.

se obtuvo una señal de salida según lo estimado según se puede

ver en el anexo 12.

V. CONCLUSIONES
Se profundizo acerca del funcionamiento de las diferentes
configuraciones circuitales del amplificador operacional
comprobando su comportamiento en una frecuencia estipulada
para su correcto funcionamiento y en una frecuencia que supera
el límite soportado por el amplificador con una salida
determinada.

El modelo derivador logró mostrar el desfase entre la entrada y

la salida, gracias a su sentido matemático.

Al superar la máxima frecuencia permitida en un circuito con

una entrada con forma senoidal, esta se distorsionaba hasta
tener una forma triangular con una variación en sus parámetros
debido al mal funcionamiento del amplificador en esa banda de
frecuencias, y en el caso de una señal cuadrada, donde se
esperaba una señal triangular aparecía una señal que no tenía
forma alguna y que presentaba similitudes a una senoidal con
bruscas variaciones en su amplitud.

Al graficar en el osciloscopio las señales de entrada y salida

simultáneamente, se podía observar que la entrada y la salida
 INF-MCU
4
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 4 de 9

ANEXOS

ANEXO 1. CONFIGURACIÓN DEL SUMADOR

ANEXO 2. SIMULACIÓN SUMADOR

 INF-MCU
5
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 5 de 9

ANEXO 3. SALIDA DEL SUMADOR EXPERIMENTAL

ANEXO 4. CONFIGURACIÓN DEL RESTADOR

 INF-MCU
6
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 6 de 9

ANEXO 5. SIMULACIÓN RESTADOR

ANEXO 6. SALIDA DEL RESTADOR EXPERIMENTAL

 INF-MCU
7
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 7 de 9

ANEXO 7. CONFIGURACIÓN DEL DERIVADOR

ANEXO 8. SIMULACIÓN DERIVADOR

 INF-MCU
8
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 8 de 9

ANEXO 9. SALIDA DEL DERIVADOR EXPERIMENTAL

ANEXO 10. CONFIGURACIÓN DEL INTEGRADOR

 INF-MCU
9
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 9 de 9

ANEXO 11. SIMULACIÓN INTEGRADOR

ANEXO 12. SALIDA DEL INTEGRADOR EXPERIMENTAL