INFORME PREVIO 4

1. Definir el concepto de contador digital, analice su funcionamiento y mencione los tipos

característicos de los contadores según la sincronización con la señal de reloj (Clock) y
analizar cada uno de ellos (Los circuitos y sus características, tablas de estados y diagramas
de tiempo).
Existen diversos tipos de contadores TTL y CMOS, básicamente son Circuitos secuenciales, los cuales se
implementan utilizando latch o flip flop; que configurados de cierto modo (sincrono o asincrono) nos permiten
obtener la secuencia de codigos deseada. Existen diversos modos de configuración de estos circuitos
secuenciales, se tiene el contador ascendente, descendente, o escalonado; todos ellos se los puede obtener de
una configuración sincrona o asincrona.

a) Contadores asíncronos

Este tipo de contadores donde cada salida del flip-flop sirve como señal de entrada CLK para el siguiente flip-flop,
estos contadores no cambian de estado todos juntos por lo que se dice que no están en sincronía, solo el primer
flip flop responde a los pulsos del reloj ,luego para que al segundo flip-flop responda debe esperar que el primer
flip-flop cambie de estado, y para que el tercer flip-flop se complemente debe esperar que el segundo flip-flop
cambie de estado, y así sucesivamente con los demás flip-flop. Por lo tanto existe un leve retraso entre las
respuestas de cada flip-flop, en los ff modernos este retraso es relativamente corto va del orden de los 10-40nsg.
. En el diagrama lógico se muestra un contador asíncrono binario ascendente de tres bits diseñado a partir de flip-
flop J-K en configuración toggle con disparo por borde de subida. Debido a que posee tres flip-flop, su ciclo básico
se compone de ocho estados que van desde cero (000) hasta siete (111) en forma secuencial y repetitiva.
 b) CONTADORES SÍNCRONOS

El contador sincrónico elimina los retrasos acumulativos de los flip-flops que se vieron en los contadores tipo
rizado. Todos los flip-flops en el contador sincrónico están bajo el control del mismo pulso de reloj. La velocidad de
repetición está limitada sólo por el retraso de uno de los flip-flops, más el retraso introducido por los bloques de
control. El diseño de contadores sincrónicos para cualquier base numérica diferente de alguna potencia de 2 se dificulta
más que los contadores tipo rizado, pero el diseño se simplifica mediante el uso de la técnica de mapas de Karnaugh.

En la Figura 4, muestra un contador sincrónico de 4 dígitos binarios con cargo en paralelo. El cargo en paralelo, también
conocido como “cargo adelantado” es el más rápido de los dos métodos de control de flip-flops. De acuerdo con la tabla
de estados, el flip-flop A se requiere que cambie de estado con la ocurrencia de cada pulso de reloj, el flip-flop B cambia
cuando QA = 1; C cambia de estado cuando QA = Qn = 1, y D cambia de estado cuando QA = QB = QC = 1. El control del
flip flop
A se puede lograr mediante la conexión de JA y KA a un 1 lógico; el control del flip-flop B se logra con la conexión de JB y
KB a QA; el control del flip-flop C se logra mediante la salida invertida de un bloque NAND de 2 entradas, cuyas entradas
son QA y QB. El flip-flop D se controla en la misma forma que C, excepto que las entradas del bloque NAND son QA, QB y
QC.

Se pueden diseñar contadores sincrónicos para conteo binario con una longitud de ciclo 2n una vez que se ha visto el
patrón de la lógica de control; para ciclos de longitud diferente de 2n, la lógica de control algunas veces puede llegar a
hacerse un tanto confusa y ésta es la razón por la que las matrices de control (mapas de Karnaugh) tienen que dibujarse
para cada uno de los flip-flops. En la tabla se presentan las matrices de control para el contador sincrónico de 4 dígitos
binarios de la Figura 4.
2. Describir las características específicas de los contadores: Contadores asíncronos,
síncronos. y sus aplicaciones.
Un contador asincrono es aquel en donde cada salida del flip-flop sirve como señal de entrada CLK para el
siguiente flip-flop, estos contadores no cambian de estado todos juntos por lo que se dice que no están en
sincronía, solo el primer flip flop responde a los pulsos del reloj ,luego para que al segundo flip-flop responda
debe esperar que el primer flip-flop cambie de estado, y para que el tercer flip-flop se complemente debe esperar
que el segundo flip-flop cambie de estado, y así sucesivamente con los demás flip-flop. Por lo tanto existe un leve
retraso entre las respuestas de cada flip-flop, en los ff modernos este retraso es relativamente corto va del orden
de los 10-40nsg. Estas limitaciones pueden superarse con el uso de contadores síncronos o paralelos, en el que
todos los flip flops se disparan en forma simultanea (en paralelo) por medio de los pulsos de reloj.

3.De los manuales técnicos obtener los IC TTL y CMOS que cumplen con las funciones de
contadores, analice brevemente las tablas de verdad, diagramas de tiempo. Y
funcionamiento.

1.- CONTADOR BINARIO DE 4 BITS TTL 7493.

El contador 7493 utilizan 4 flip-flops JK en modo de conmutación, con entradas de reloj ÇP0 y ÇP1 en donde ÇP1
es la entrada de reloj del segundo flip-flop por lo que para formar un contador de 4 bits mod-16 hay que conectar
la salida del primer flip-flop de manera externa (puente) con la entrada ÇP1, quedando ÇP0 como la entrada de
reloj del contador.
También tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar desconectadas (flotando) porque,
como estas se activan en ALTA, al estar flotando toman un nivel ALTO lo que mantendría en reset al contador.

Contador 7493

2.- CONTADOR CMOS 74HC393

El CI 74HC393 es un doble contador binario de 4 bits. Esta construido a base del flip-flop T. Las entradas de reloj
(1ÇP y 2ÇP) son activadas por flanco posterior, o sea, en la transicion de ALTO a BAJO del pulso de reloj.
Las entradas de reset (1MR y 2 MR) del maestro en el contador se activan en nivel ALTO, las salidas se etiquetan
desde Q0 a Q3, siendo Q0 el LSB y, Q3 el MSB del numero binario de 4 bits. Requiere una fuente de alimentacion
de 5V DC y viene en un CI DIP de14 patillas.

Figura 14: Diagrama lógico del contador CMOS 74HC393

3.- CONTADOR CMOS CI 74HC193

El CI 74HC193 es un contador reversible síncrono de 4 bits preinicializable como lo muestra la hoja de datos.

Figura 16: Contador CMOS 74HC193

Tiene 2 entradas de reloj (CPU y CPD), que se activan en la transición del nivel BAJO al ALTO del pulso de reloj, la
entrada CPU es para la cuenta ascendente (UP) y la entrada CPD es para la cuenta descendente (D), por lo que
dependiendo si el contador que se necesite se conecta al nivel alto o +5V.
Los modos de operación del contador CMOS 74HC193 se muestran en la tabla de verdad 5. El modo de reset
borra asíncronamente las salidas (Q0 a Q3) al binario 0000 activándose en ALTO el cual puede ser un pulso de
corta duración.
Las entradas de carga de datos en paralelo (D0 a D3) se utilizan para programar un número en binario desde
donde se quiere que empiece a contar de nuevo al activar la entrada de carga en paralelo (P)) con un nivel BAJO y
los datos son transferidos asíncronamente a las salidas (Q0 a Q3). Las salidas de arrastre TÇ5 y TÇÐ generan un
pulso negativo, para la conexión en cascada de contadores, ya sea en forma ascendente o en forma descendente
la cuenta de estos.
El contador 74HC193 viene en un DIP de 16 patillas y opera con una tensión de alimentación de +5V DC.

4.- EL CD4029
Es un contador sincrónico "Up-Down", Contador Progresivo/Regresivo, Preajustable, Binario/Década
Es un contador de 4 bits que opera como década (0000 a 1001), tanto en el sentido creciente como decreciente.
Además de la entrada normal de clock (información de tipo serie) posee 4 entradas disponibles para información
paralela. Esas entradas permiten que el contador sea cargado con un determinado dato (número binario) e inicie
a partir de allí la cuenta.
4. Cual es la diferencia entre un contador asíncrono y un contador síncrono; así como la
diferencia entre un contador convencional y un contador escalador; muestre circuitos
prácticos para explicarlos.
La diferencia es que en un contador asíncrono la salida de cada flip flop sirve como entrada de reloj del siguiente,
mientras que en un contador sincrono, las entradas de reloj se activan simultáneamente en cada FF, conectados
en paralelo. Un contador escalador es aquel que esta configurado para generar una secuencia desordenada de
codigos (en esta secuencia solo se puede utilizar un código en binario a la vez).

5. Diseñar un contador asíncrono utilizando FF´s de tipo JK, de modulo 16, 12, 10, 6.

a) CONTADOR ASÍNRONO DE MODULO 16:

b) CONTADOR ASÍNCRONO DE MODULO 12

c) CONTADOR ASÑINCRONO DE MODULO 10

d) CONTADOR ASÍNCRONO DE MODULO 6

6. Diseñar un contador descendente modulo 13, utilizando FF´s tipo D.
TABLA DE HABILITACION DEL FF D

Qn Q n+1 D
0 0 0
0 1 1
1 0 0
1 1 1

Una vez realizado este paso, realizaremos el circuito implementándolo acorde a la siguiente tabla de estados en la cual
queda demostrado que se trata de un Contador Síncrono Descendente de Modulo 13.
TABLA DE ESTADOS DEL CONTADOR DESCENDENTE MODULO 13
EST. Q4n Q3n Q2n Qn D4 D3 D2 D1
12 1 1 0 0 1 0 1 1
11 1 0 1 1 1 0 1 0
10 1 0 1 0 1 0 0 1
9 1 0 0 1 1 0 0 0
8 1 0 0 0 0 1 1 1
7 0 1 1 1 0 1 1 0
6 0 1 1 0 0 1 0 1
5 0 1 0 1 0 1 0 0
4 0 1 0 0 0 0 1 1
3 0 0 1 1 0 0 1 0
2 0 0 1 0 0 0 0 1
1 0 0 0 1 0 0 0 0
0 0 0 0 0 1 1 0 0
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh
𝐷4 = 𝑄4𝑛 . (𝑄𝑛 + 𝑄2𝑛 + 𝑄3𝑛 ) + 𝑄̅4𝑛 𝑄̅3𝑛 𝑄̅2𝑛 𝑄̅𝑛 𝐷3 = 𝑄3𝑛 (𝑄2𝑛 + 𝑄𝑛 ) + 𝑄̅3𝑛 𝑄̅2𝑛 ̅̅̅̅
𝑄𝑛
𝐷2 = 𝑄𝑛 𝑄2𝑛 + 𝑄̅𝑛 𝑄̅2𝑛 (𝑄3𝑛 + 𝑄4𝑛 ) 𝐷1 = ̅̅̅̅
𝑄𝑛 (𝑄2𝑛 + 𝑄4𝑛 + 𝑄3𝑛
Luego de este análisis realizamos la respectiva implementación mostrada en la figura Nº13:

U6:B
5
U5:A 6
13 U5:B 4
12 2 5
1 6 4 7432
3
7411
7411
U4:B U4:C
U6:D
10

5 10
9

6 8 13
4 U6:C 9 11
12
2

7432
7408 7408
U6:A 7432
7432

U1:A U1:B U2:A U2:B

8
10

10
4

2 5 12 9 2 5 12 9
S

D Q D Q D Q D Q
3

3 11 3 11
CLK CLK CLK CLK
6 8 6 8
3

Q Q Q Q
R

U7:A
1

13

13

7474 7474 7474 7432 7474

U4:A
U3:A
1

2
3 8
1 9 2
1
7408 U4:D
4075 U3:B 12
3 11
4 6 13
5 R4
7408 10k
4075 1 U9:A
2
6
4
5
R1 R2 R3 R5 74HC21
220 220 220 220 C2
1u

D1 D2 D3 D4
LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

REPRESENTACIÓN DEL NÚMERO DOCE

7. Diseñar un contador UP/DOWN modulo 10; utilizando FF´s de tipo JK y tipo D.

A) Empleando FF’s tipo D:

Realizaremos el circuito UP implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR UP MODULO 10

EST. Q4n Q3n Q2n Qn D4 D3 D2 D1

0 0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 1 0
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 1 0 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 1 0
6 0 1 1 0 0 1 1 1
7 0 1 1 1 1 0 0 0
8 1 0 0 0 1 0 0 1
9 1 0 0 1 0 0 0 0

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:

𝐷4 = ̅̅̅̅
𝑄𝑛 𝑄4𝑛 + 𝑄𝑛 𝑄2𝑛 𝑄3𝑛 𝐷3 = ̅̅̅̅
𝑄𝑛 𝑄3𝑛 + 𝑄3𝑛 ̅̅̅̅̅
𝑄2𝑛 + 𝑄𝑛 𝑄2𝑛 ̅̅̅̅̅
𝑄3𝑛

𝐷2 = 𝑄̅𝑛 𝑄2𝑛 + 𝑄𝑛 𝑄̅2𝑛 𝑄̅4𝑛 𝐷1 = 𝑄̅4𝑛 ̅̅̅̅

𝑄𝑛

Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10

EST. Q4n Q3n Q2n Qn D4 D3 D2 D1

9 1 0 0 1 1 0 0 0
8 1 0 0 0 0 1 1 1
7 0 1 1 1 0 1 1 0
6 0 1 1 0 0 1 0 1
5 0 1 0 1 0 1 0 0
4 0 1 0 0 0 0 1 1
3 0 0 1 1 0 0 1 0
2 0 0 1 0 0 0 0 1
1 0 0 0 1 0 0 0 0
0 0 0 0 0 1 0 0 1
Nuevamente realizamos para cada salida su respectivo mapa de Karnaugh:

𝐷4 = 𝑄𝑛 𝑄4𝑛 + 𝑄̅𝑛 𝑄̅2𝑛 𝑄̅3𝑛 𝑄̅4𝑛 𝐷3 = 𝑄2𝑛 𝑄3𝑛 + 𝑄𝑛 𝑄3𝑛 + ̅̅̅̅

𝑄𝑛 𝑄4𝑛
𝐷2 = 𝑄̅𝑛 𝑄4𝑛 + 𝑄𝑛 𝑄2𝑛 + 𝑄̅𝑛 𝑄̅2𝑛 𝑄3𝑛 𝐷1 = ̅̅̅̅
𝑄𝑛

El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señalo de control C, la cual nos
permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los cuales serán representados por 𝐶
cuando es UP y 𝐶̅ cuando es DOWN.

Esto precisamente nos dará como resultado nuevas fórmulas:

𝐷1 = (𝑄̅4𝑛 ̅̅̅̅
𝑄𝑛 ). 𝐶 + 𝑄𝑛 . 𝐶̅
𝐷2 = (𝑄̅𝑛 𝑄2𝑛 + 𝑄𝑛 𝑄̅2𝑛 𝑄̅4𝑛 )𝐶 + (𝑄̅𝑛 𝑄4𝑛 + 𝑄𝑛 𝑄2𝑛 + 𝑄̅𝑛 𝑄̅2𝑛 𝑄3𝑛 )𝐶̅
̅̅̅̅
𝐷3 = (𝑄 ̅̅̅̅̅ ̅̅̅̅̅ ̅̅̅̅
𝑛 𝑄3𝑛 + 𝑄3𝑛 𝑄2𝑛 + 𝑄𝑛 𝑄2𝑛 𝑄3𝑛 )𝐶 + (𝑄2𝑛 𝑄3𝑛 + 𝑄𝑛 𝑄3𝑛 + 𝑄𝑛 𝑄4𝑛 )𝐶
̅
̅̅̅̅
𝐷4 = (𝑄 ̅ ̅ ̅ ̅
𝑛 𝑄4𝑛 + 𝑄𝑛 𝑄2𝑛 𝑄3𝑛 )𝐶 + (𝑄𝑛 𝑄4𝑛 + 𝑄𝑛 𝑄2𝑛 𝑄3𝑛 𝑄4𝑛 )𝐶
̅

Esto lo ponemos en manifiesto en la siguiente implementación:

U1:A U1:B U2:A U2:B

10

10
4

4
2 5 12 9 2 5 12 9
S

S
D Q D Q D Q D Q
3 11 3 11
CLK CLK CLK CLK
6 8 6 8
Q Q Q Q
R

R
11
3

8
1

13

13
U5:A 7474 U5:C 7474 U5:D 7474 U12:C 7474
7432 7432 7432 7432

0
1

10

12

13

10
U4:A
1
1

2 12 R4
U8:A 13 10k
7404
7411
2

U3:A
1
3
2 C2
1u
7408

U3:B
4
6
5 U5:B
4 U3:C R1 R2 R3 R5
7408 6 9 220 220 220 220
5 8
U4:B 10
3 7432
4 6 7408
5
D1 D2 D3 D4
7411 LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW
U3:D
12
11
13

7408

U6:A U7:A
1 1 U6:B
3 2 9 4
2 8 6
5
7408 4075
7408
U4:C
9
10 8
11

7411

U6:C
9
8
10

7408
U10:A
U6:D U7:B 1
12 3 3
11 4 6 2
13 5
7408
7408 4075

U9:A
1
2 12
13

7411
U10:B
4
6
5

7408
U11:A
U10:C U7:C 1
9 11 3
8 12 10 2
10 13
7408
7408 4075

U10:D
12
11
13

7408

U11:B
4
6 U11:C
5 U12:A 9
1 8
7408 3 10
2
U9:B 7408
3 7432
4 6
5

7411

U11:D
12
11 U14:A
13 U12:B 1
4 3
7408 6 2
5
1 U13:A 7408
2 7432
6
4
5
74HC21
B) Empleando FF’s tipo JK:
TABLA DE ESTADOS DEL CONTADOR UP MODULO 10 CON FF’s JK

EST. Q4n Q3n Q2n Qn J4 K4 J3 K3 J2 K2 J1 K1

0 0 0 0 0 0 X 0 X 0 X 1 X
1 0 0 0 1 0 X 0 X 1 X X 1
2 0 0 1 0 0 X 0 X X 0 1 X
3 0 0 1 1 0 X 1 X X 1 X 1
4 0 1 0 0 0 X X 0 0 X 1 X
5 0 1 0 1 0 X X 0 1 X X 1
6 0 1 1 0 0 X X 0 X 0 1 X
7 0 1 1 1 1 X X 1 X 1 X 1
8 1 0 0 0 X 0 0 X 0 X 1 X
9 1 0 0 1 X 1 0 X 0 X X 1

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a simple observación
notamos que: 𝐽1 = 1 y 𝐾1 = 1. Las demás fórmulas son:
𝐽4 = 𝑄𝑛 𝑄𝟐𝒏 𝑄𝟑𝒏 𝐾4 = 𝑄𝑛
𝐽𝟑 = 𝑄𝑛 𝑄2𝑛 𝐾𝟑 = 𝑄𝑛 𝑄2𝑛
𝐽𝟐 = 𝑄𝑛 ̅̅̅̅̅
𝑄4𝑛 𝐾2 = 𝑄𝑛
Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10 CON FF’s JK

EST. Q4n Q3n Q2n Qn J4 K4 J3 K3 J2 K2 J1 K1

9 1 0 0 1 X 0 0 X 0 X X 1
8 1 0 0 0 X 1 1 X 1 X 1 X
7 0 1 1 1 0 X X 0 X 0 X 1
6 0 1 1 0 0 X X 0 X 1 1 X
5 0 1 0 1 0 X X 0 0 X X 1
4 0 1 0 0 0 X X 1 1 X 1 X
3 0 0 1 1 0 X 0 X X 0 X 1
2 0 0 1 0 0 X 0 X X 1 1 X
1 0 0 0 1 0 X 0 X 0 X X 1
0 0 0 0 0 1 X 0 X 0 X 1 X

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a simple observación
notamos que: 𝐽1 = 1 y 𝐾1 = 1. Las demás fórmulas son:

𝐽4 = 𝑄̅𝑛 𝑄̅𝟐𝒏 𝑄̅𝟑𝒏 𝐾4 = 𝑄̅𝑛

𝐽𝟑 = 𝑄̅𝑛 𝑄4𝑛 𝐾𝟑 = 𝑄̅𝑛 𝑄̅2𝑛
𝐽2 = 𝑄̅𝑛 . (𝑄3𝑛 + 𝑄4𝑛 ) 𝐾2 = 𝑄̅𝑛

El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señalo de control C, la cual nos
permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los cuales serán representados por 𝐶
cuando es UP y 𝐶̅ cuando es DOWN.
Esto precisamente nos dará como resultado nuevas fórmulas:
𝐽4 = (𝑄𝑛 𝑄𝟐𝒏 𝑄𝟑𝒏 )𝐶 + (𝑄̅𝑛 𝑄̅𝟐𝒏 𝑄̅𝟑𝒏 )𝐶̅
̅̅̅̅̅̅̅̅
𝐾4 = (𝑄 𝑛 ⨁𝐶 )

𝐽𝟑 = (𝑄𝑛 𝑄2𝑛 )𝐶 + (𝑄̅𝑛 𝑄4𝑛 )𝐶̅

𝐾𝟑 = (𝑄𝑛 𝑄2𝑛 )𝐶 + (𝑄̅𝑛 𝑄̅2𝑛 )𝐶̅
𝐽𝟐 = (𝑄𝑛 ̅̅̅̅̅
𝑄4𝑛 )𝐶 + 𝑄̅𝑛 . (𝑄3𝑛 + 𝑄4𝑛 )𝐶̅
̅̅̅̅̅̅̅̅
𝐾2 = (𝑄 𝑛 ⨁𝐶 )

𝐽1 = 1
𝐾1 = 1
Esto lo ponemos en manifiesto en la siguiente implementación:

U2:B U1:A U1:B U2:A

7

2
9 11 4 15 9 11 4 15
S

S
J Q J Q J Q J Q
6 1 6 1
CLK CLK CLK CLK
12 10 16 14 12 10 16 14
0 K Q K Q K Q K Q
R

R
6

4
8

3
11
7476 7476 7476 7476
1

8
U7:B U10:B
U5:A U4:B U10:A U4:C U4:D 7432 4077
7404 7432 4077 7432 7432
U3:A
2

1
2 12
13

6
4

10

12

13
7411 R4
10k
U4:A
1
3
2

7432 U3:B
3 C2
4 6 1u
5

U3:C R1 R2 R3 R5
7411 220 220 220 220
9
10 8
11

7411
D1 D2 D3 D4
U6:A LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW
1
2 12
13

7411

U7:A
1 U8:A
3 1
2 3
2
7408
7408
1 U9:A
2
6
4
5
74HC21

9 U9:B
10
8
12
13
74HC21