Professional Documents
Culture Documents
Se define dos tipos de señales para el estudio de los amplificadores diferenciales, estas son:
v 2 v1
Señal de Modo Común: vc
2
Estas señales pueden ser tanto continuas como alternas. La Fig. 2 expresa en forma gráfica lo
expuesto.
Fig. 2:
En un AD, lo que se busca es una gran amplificación de la señal de modo diferencial y una
amplificación nula para la señal de modo común. Luego:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
vsc Avc vc
vsd = Avd vd
Si se aplica una señal diferencial de tal forma que la entrada v11 aumente y v2 disminuya, se
tendrá la siguiente situación:
Si se aplica una señal de modo común v1=v2, las corrientes ic1 e ic2 se incrementarán o
disminuirán en conjunto y el punto A ya no podrá mantenerse fijo en tensión. Luego se puede
concluir que:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Cálculo de ganancias.
que es equivalente a:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
i c = - ib (2)
ve
ib (3)
rbe
ve
ic
rbe
Rc // rce
vs ve
rbe
vs Rc // rce
Av (4)
ve rbe
La resistencia rbe no es lineal pues depende de cual es el punto de trabajo, por lo tanto, el
amplificador emisor común no es lineal con respecto a la tensión bajo el esquema propuesto,
por lo que para señales de entrada grandes, el amplificador no opera en forma lineal.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
ve
ib
rbe RB
siendo la ganancia:
Rc // rce
Av (5)
RB rbe
Normalmente rce>>Rc por lo que el paralelo vale aproximadamente Rc; por otro lado si RB>>rbe,
se tiene:
Rc
Av (6)
RB
La ganancia de tensión será más lineal ya que Rc y RB son lineales. Pero se tiene aún el
problema de , que es dependiente de la temperatura.
ve
ib
rbe RE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
donde el valor RE es la resistencia de emisor vista desde la base del transistor. La ganancia
de tensión vale:
Rc // rce
Av
RE rbe
Si se cumple que
RE rbe
Rc
Av - (7)
RE
La ganancia de tensión se hace lineal e independiente del transistor. Esto es debido al efecto
de realimentación que provoca la resistencia RE.
Rc
Av (8)
rbe RB RE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Como se desprende del circuito derecho de la figura 2.12, la resistencia de entrada a la señal
es:
rbe2
reD rbe1 1 (9)
2
Siendo:
rbe2
= la resistencia base - emisor del transistor 2 visto desde el emisor de T2.
2
1 2
rbe
reD rbe
vs ic1Rc 1
ic1 = - ib1
v1
ib1
red
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
operando se tiene:
Rc
Av (11)
2 rbe
con Rc Rc 1 Rc 2 .
Comparando con la Ec. 4, se tiene que la ganancia diferencial es la mitad que en el caso
de amplificador emisor común (se considera que rce>>Rc).
Rc
Av (12)
2 rbe RB RE
IE = Ic1 + Ic 2
Ic1 + Ic2 = 0
Ic1 = - Ic2
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
vs2 = Ic2 Rc 2
vs 1 Ic1 Rc1
=
vs 2 Ic2 Rc 2
luego:
vs1 = - vs2
Por lo tanto:
Rc
Avd Vs 2 Avd Vs1 (13)
2rbe
para v2=0.
Rc
Avd Vs1
2 rbe
Rc
Avd Vs 2
2 rbe
Que representan las ganancias para amplificador diferencial desbalanceado, esto es, se toma
salida sólo de uno de los colectores. El mismo análisis puede realizarse mediante los circuitos
híbridos.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
V2 V1
Vd V2 V1 (14)
Vs V s 2 V s1
Vs
Avd (15)
Vd
Sea v2=0, la salida se toma entre vs1 y masa, el circuito del amplificador diferencial queda:
Entonces:
v s1 ic1 .Rc1
Pero:
ic1 .i
1 b1 v s1 1 b1.i .Rc1
Además:
v1 ie1 .re'1 i E . RE
v RE ie 2 .re'2 i E . RE v1 ie1 .re'1 ie 2 .re'2
'
Si T1=T2 implica que re1 re' 2 re' 1 2 y si Rc1=Rc2=Rc
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
v s1 .ib .Rc
v1 2.ie .re'
Rc
Avd
2.rbe
Fig. 17: Ganancia de modo diferencial con entrada balanceada y salida desbalanceada
Sea vd=v2-v1.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Vs - ib Rc Rc
Avd (16)
Vd 2 ib rbe 2 rbe
Rc
Avd
2.rbe
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
vs2 i c . Rc
v s1 i c . Rc
vs2 v s1 2.ic .Rc 2. .ib .Rc
v1 2.ib .rbe
vs 2. .ib .Rc Rc
Avd
vd 2.ib .rbe rbe
Rc
Avd
rbe
Resolviendo:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
v s1 i c . Rc .ib .Rc
vs2 i c . Rc .ib .Rc
vs2 v s1 vs 2. .ib .Rc
De (16)
vd 2.rbe .ib
vs 2. .ib .Rc Rc
Avd
vd 2.rbe .ib rbe
Rc
Avd
rbe
ve1 ve2
ie1 ie 2
IEC 2ie
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
vs1 icRc
i c = - ib
ve1
ib
rec
rec rbe 2 RE
ve1
ib
rbe 2 RE
ve1
ic
rbe 2 RE
Rc
Avc
rbe 2 RE
Rc
Avc (17)
2 RE
Para obtener una ganancia de modo común que tienda a cero, la resistencia de emisor
debe tender a infinito.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
A continuación, se procederá a definir un factor de mérito del AD, el cual recibe el nombre de
Relación de Rechazo de Modo Común ( RRMC ):
Avd
RRMC (18)
Avc
Rc
Avd 2rbe RE
RRMC
Avc Rc rbe
2 RE
RE
RRMC
rbe
Un buen AD será aquel que posea una RRMC lo más alta posible. Esto se logra incrementando
RE. Un aumento de RE, provocará una disminución de las corrientes de polarización ic1 e ic2, y
como consecuencia una reducción de ib,,que trae aparejada, un aumento de rbe, por lo que la
RRMC puede llegar a permanecer constante o en algunos casos, decrementarse. Por lo tanto,
debe incrementarse RE, de tal forma que no modifique las corrientes de polarización. Esto se
puede lograr reemplazando RE con una fuente de corriente constante.
VE VB VBE
Ic
RE RE
Se hará un análisis de la impedancia de entrada ri. Para ello, se utilizarán los parámetros
híbridos de un transistor, o sea el modelo lineal para pequeña señal.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
VB VBE VE
luego
dV BE
dIB (23)
rbe
dIB rbe
dIE (25)
RE
de la ecuación 24:
operando se tiene:
rbe
dIE dIC (26)
rbe RE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
usando 25 y 26
RE
dIB dIC
rbe RE
reemplazando en 20
RE
dIc hfe dIC hoe dVce
rbe RE
RE dVC
1 hfe hoe
rbe RE dIC
dVC dVce
dVC
ri
dIC
luego:
RE 1
ri 1 hfe
rbe RE hoe
Si RE >> rbe :
1
ri
hoe
Como se sabe
1
rCE
hoe
ri rCE
hie=rbe 1k
hfe=50 - 100
hre=2x10-4
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Por lo tanto, el nuevo AD con fuente de corriente constante se esquematiza en la figura 2.27.
IC1 1 IE1
IC 2 2 IE 2
Así mismo se puede expresar la corriente de emisor en función de la tensión base - emisor
como:
VBE
h
IE Is. e 1
donde:
kT
h
q
siendo:
k=1,38x10-23 wseg/ºC
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
v BE 1
h
I E1 I s .e
v BE 2
h
I E2 I s .e
VBE1 VBE 2
h h
IE Is e e
de donde:
VBE 2 vBE 1
h
IE I E1 1 e
VBE 1 vBE 2
h
IE I E2 1 e
VBE 1 vBE 2
I c1 h
IE 1 e
VBE 1 vBE 2
I c2 h
IE 1 e
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
VBE1 V 1 VE
VBE 2 V 2 VE
VBE1 VBE 2 V 1 V 2
v2 v1
I c1 h
IE 1 e
v12 v1
I c2 h
IE 1 e
Luego:
.I E
I c1 v2 v1
h
1 e
.I E
I c2 v12 v 2
h
1 e
Las características de transferencia son lineales en una región centrada alrededor del
punto de funcionamiento, en este caso para kT/q 26 mV. La región lineal corresponde a
una excursión pico a pico de 50 mV.
La pendiente de las curvas varía con la corriente de emisor del AD y puede modificarse
dentro de ciertos rangos sin variar la linealidad. Esto permite cambiar la ganancia
mediante la variación de IE.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
kT
El AD es un limitador natural ya que para entradas mayores que 4 ( 100 mV ),no
q
se obtienen aumentos adicionales en la salida.
RE
RRMC
rbe
Considérese el siguiente amplificador diferencial alimentado por una señal de modo común:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
dVMC dVCE1
Esta ecuación trae aparejada la siguiente conclusión muy importante que es:
Por lo tanto en el caso que VMC dVMc VCEsat , el transistor deja de trabajar en la zona lineal
causando distorsión ( saturación ).
Así, para el cálculo del punto de reposo de colector se debe tener en cuenta el máximo modo
común positivo al que va a estar expuesto el Amplificador Diferencial a los efectos de evitar la
distorsión por saturación .
Vcc Vc mín
Rc
Ic
dVMC dVCE3
Consecuentemente para Vmc + dVmc menor que Vc el transistor T3 se satura y la fuente deja
de funcionar por lo que puede establecerse que:
y:
VE 3 Vcc
RE
IE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
El modo común positivo afecta la excursión del A.D., es decir, el rango dinámico,
mientras que el negativo, afecta la fuente de corriente.
V 0 VBE1 VBE 2
La diferencia se denomina tensión de desbalance, la cual para entrada cero da una salida
distinta de cero. Se verán a continuación algunas formas para corregir este problema.
Este método se puede aplicar si una de las entradas del A.D. no se utiliza. El circuito empleado
es el siguiente:
2V
VA V .q.P 2V .q V V .( 2.q 1)
P
VA VA
V2 R 0.001V 2q 1
1000 1 R 1000
V2 0.001V 2 q 1
Por lo tanto, con variaciones grandes del potenciómetro se producen modificaciones pequeñas
en V2, permitiendo un ajuste fino.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Esta configuración permite ajustar el desbalance cuando se necesita tener entrada diferencial.
Mediante el ajuste de P se hacen caer distintas tensiones en emisor de forma de compensar
las diferentes tensiones base - emisor de los transistores. En este caso, la ganancia de tensión
se ve disminuida ( ver amplificador emisor común ), pero el circuito gana mucho en estabilidad
debido al proceso de realimentación que introducen las resistencias de emisor. La RRMC, no
de ve afectada.
Diferentes corrientes de colector provocan tensiones vs1 y vs2 distintas para entrada nula. Estas
tensiones pueden equilibrarse colocando un potenciómetro P en el colector, de manera de
modificar Rc para que las Ic sean iguales.
La intervención de este potenciómetro es menor que el del caso anterior ( 2.6.2 ), pues su
acción está multiplicada por la ganancia diferencial. En este caso el punto medio del
potenciómetro está a un potencial fijo y las tensiones alternas no aparecen entre sus
contactos.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Las variaciones de Rc son pequeñas por lo que en general la ganancia no se ve afectada, al igual
que la RRMC.
En la práctica, el corrimiento térmico que experimentan los transistores del A.D. no es igual y
puede llegar a tener una diferencia de 100 V/°C que será amplificada. Para obtener
corrimientos diferenciales pequeños suelen usarse transistores apareados ( en un mismo
encapsulado ) lográndose corrimientos de 1 a 10 V/°C.
Otra forma de solucionar el problema se basa en hacer circular distintas corrientes de emisor
(desbalance ), ya que el corrimiento depende de la corriente que circula, logrando una
diferencia de corrimiento nula.
Como conclusión, el A.D. es más ventajoso porque puede hacerse insensible al corrimiento
térmico.
De la definición de ganancia:
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Vsal Vsal
Avd Avc
V1 V 2 V1 V 2
2
Puesto que todas las tensiones son medibles, estas ganancias son fáciles de determinar.
Impedancia de salida Rs
Para la medición de este parámetro se hace uso del siguiente circuito equivalente:
Vs Avd vd IsRs
vd V1 V2
Vs
Is
RL
Luego:
Vs
Vs Avd vd Rs
RL
R
s
V 1 A .v
s R vd d
L
y:
vs Avd
vd Rs
1
RL
Vs
Pero A' vd es la ganancia a circuito con carga,( A' vd ), entonces:
vd
Avd Avd
A' vd entonces Rs 1 RL
Rs A' vd
1
RL
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Se hará uso del siguiente circuito, donde se han colocado dos resistencias R de igual valor en
las entradas.
Considerando funcionamiento lineal, primero se pondrá la entrada Ve2 a cero y se verá el valor
de V'e1. Lo mismo se hará con Ve2.
Ve1
V ' e1 Re d ( Tensión sobre Red debida a Ve1 )
Re d 2 R
Ve2
V ' e2 Re d
Re d 2 R
Re d
V ' e1 V ' e2 Ve1 Ve2
Re d 2R
Re d
v' d vd
Re d 2 R
Re d
V's Avd vd
Re d 2 R
Vs Avd vd
Operando:
V's
Re d 2R
Vs V ' s
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Entonces puede calcularse la impedancia de entrada midiendo la tensión de salida Vs sin carga
para señal diferencial y luego efectuarse la misma medición intercalando las resistencias R (
V's), aplicando la ecuación anterior.
Para un A.D. de muy alta impedancia de entrada ( FET o Darlington ), las tensiones V'e y Ve son
muy semejantes, por consiguiente, los errores de medición adquieren un peso relevante
haciendo este método impráctico.
Resistencia de emisor
Rc
Avd
2rbe
Rc
Avd
2 rbe RE
Si RE rbe entonces:
Rc
Avd
2 RE
rED 2 rbe RE
rED 2 RE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
vs Ic Rc Ic Rc
Av ' d
vd Ib rED Ib 2rbe 2 RE
Rc
Av ' d
2 rbe 2 RE
rED 2 rbe RE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
r ' ED rbe2 r
2 be1 rbe3 r
3 be 4
VT
rbei
ibi
Reemplazando:
VT VT
r ' ED rbe2 2 rbe3 3
ib1 ib 4
ib1 ie 2 ib 2 2
(28)
ib 4 ie 3 ib 3 3
VT VT
r ' ED rbe2 2 rbe3 3
ib 2 2 ib 3 3
VT VT
rbe2 2
ib 2 ib1
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
r ' ED 4 2
rbe1
De la misma forma que se diseñó un Darlington con transistores NPN, puede hacerse un
Darlington con transistores PNP.
En general puede decirse que el comportamiento del Darlington está definido por el transistor
de entrada.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
rED 2rbe1
Operando
VT
rED 2
ib1
ie1 ic1 ib 3
ib1
1 1 1
VT
reD 2 1
ib 3
rED 2 r
1 be3
Rc
Avd
2rbe
puede verse que ésta puede aumentarse incrementando Rc. La tensión de colector de T1 o T2
de un A.D. vale:
Vc V IcRc
Vc VMC VCEsat
Por lo que
Por lo tanto, el aumento de Rc hace que esta relación en determinado momento no se cumpla.
El inconveniente puede solucionarse reemplazando Rc por una fuente de corriente constante
pero presenta el trastorno de que la impedancia de salida es muy elevada, disminuyendo la
transferencia de potencia del circuito.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
El circuito presenta la ventaja que en los terminales B, la impedancia es baja debido a que los
transistores T3 y T4 trabajan como seguidores de emisor.
Por R2 circula la corriente de zéner Iz y la corriente Ic, por lo tanto, fijada la tensión de reposo
del colector se tiene:
Vcc Vz Vc VBE
R2
Ic Iz
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Las variaciones de corriente producidas por los transistores del diferencial son absorbidas por
la corriente circulante en la resistencia interna ri, que provoca una variación de tensión, y es la
salida del amplificador diferencial.
Esta configuración también se llama A.D. con resistencia negativa de colector o con fuente de
corriente controlada. El circuito es el mostrado en la figura 2.42 a). En el de la figura 2.42 b), la
fuente de corriente T3 y Rc han sido reemplazadas por una resistencia rk cuyo valor se
determinará a continuación.
VS 1 Vcc Ic1Rc
Por lo tanto
Vcc VS1
Ic1
Rc Rc
VS1
Ic1 (30)
Rc
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Vs1 VBET 3
Ic 3
Rc Rc
Si VBE Vs1 :
Vs1
Ic 3 Ic1 (31)
Rc
Vs1 Rc // rCE
V1 2 rbe
ya que Rc // rCE Rc
Vs1 Rc
(32)
V1 2 rbe
Vs2 rk / / rCE
(33)
V2 2 rbe
Vs 2
rK (34)
Ic 3
El signo negativo se debe a que analizando la fuente de corriente, cuando Ic3 aumenta, la
tensión VCE3 disminuye, por lo que vs2 aumenta. Este proceso es el inverso al que se tiene con
Rc solamente, pues en este caso al aumentar Ic disminuye vs1.
rK / / rCE
V1
rK 2 rbe
Rc
V1
2 rbe Rc
rK rK / / rCE
rK 2 rCE
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
rCE
Avd
rbe
y la resistencia de salida:
rs rK // rCE 2rCE
Hay dos tipos de transistores de efecto de campo. Los transistores de efecto de campo de
unión JFET o simplemente FET y los transistores de efecto de campo de puerta aislada
MOSFET.
El FET consiste fundamentalmente en una barra semiconductora tipo P para canal N y tipo N,
para canal P, sobre la que se difunde un material N o P para formar el canal. En los extremos
de la depresión se colocan dos contactos por los cuales se hace circular corriente.
Estos dos terminales se denominan drenador y fuente. Asimismo se difunde otra zona N
colocándose un terminal que se denomina compuerta.
Drenador: ( D ) Terminal por el cual los portadores mayoritarios salen, es decir, por donde
ingresa la corriente ( Id ).
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Si se considera que la compuerta no está polarizada y se aplica una tensión entre los bornes D -
S, circulará una corriente restringida únicamente por la resistencia del material del canal,
denominada Rds. Si ahora se polariza la juntura en modo inverso, aumentará la zona sin cargas
móviles cerrándose el canal y por lo tanto, la conductividad disminuye. Se puede abrir o cerrar
el canal modificando la tensión drenador - fuente o modificando la tensión compuerta -
fuente.
denomina Idss, hasta conducción cero para tensión G - S muy negativa. La tensión compuerta –
fuente para la cual el canal se cierra completamente se llama Vgsoff.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Efecto de la temperatura
Esta variación está representada en la figura anterior. Pueden distinguirse dos zonas. Una
primera zona donde un aumento de temperatura implica una disminución de la corriente Id y
una segunda zona en la cual un incremento de temperatura provoca un crecimiento de Id.
Existe una tercer zona que idealmente puede considerarse un punto en el que la temperatura
no afecta el comportamiento del FET. Esta última debe elegirse de ser posible.
1, 5 n 2
Id Idss
2 go
Vgs Vgs 0
Vgs ( off )
Vgs
g go 1
Vgs( off )
Por último cabe destacar que debido a que el FET se encuentra con una juntura inversamente
polarizada, la corriente que circula por compuerta es prácticamente nula y por lo tanto la
impedancia de entrada es muy elevada.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Se pueden establecer tres configuraciones básicas con FET. Ellas son: fuente común, drenador
común ( seguidor de fuente ) y compuerta común. La primera tiene alta impedancia de entrada
y alta ganancia, la segunda, alta impedancia y ganancia de tensión unitaria y la tercera baja
impedancia y alta ganancia. En A.D. con FET se emplea la primera configuración.
Vsal
A
Vgs
Sabiendo que:
Id
g
Vgs
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Entonces:
A Rd g
Rsal Rd // Rdi Rd
Para realizar la polarización del FET conviene elegir Id y Vgs tal que el corrimiento por
temperatura sea el mínimo.
Vcc I d 1 . Rd Vds1
Vcc Vds1
Rd
I d1
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Para ganancia diferencial se tiene la configuración fuente común y por lo tanto la ganancia es:
Avd Rd g
Todas las expresiones obtenidas para el caso del transistor bipolar son válidas para FET, con
excepción de la impedancia de entrada, que aquí es muy elevada y por lo tanto bajísima
corriente de polarización.
Conceptos generales
Si se trata de FET canal N entonces la tensión en la compuerta debe ser negativa o cero
respecto de la tensión de fuente, pero mayor que Vgsoff.
Vgs(off ) Vgs 0
Además para una operación adecuada con baja distorsión Vdg debe estar por debajo de la
región de saturación de Id. La tensión límite mínima de drenador para el caso de máxima
conducción ( Vgs = 0 ) sería:
Vds Vp0
Por otra parte puesto que el FET presenta inconvenientes respecto de la temperatura es
conveniente polarizarlo en el punto de corriente mínima, esto determina la corriente que
circulará por cada rama y por lo tanto la dimensión de la fuente.
De la misma manera que para laos A.D. con transistores bipolares, el modo común positivo
influye en la salida del A.D. con FET.
UNSJ
Electrónica Analógica II l –Universidad Nacional de San Juan
Diferenciando se tiene:
dVMC Vds
Es decir, que una variación en la entrada de modo común, produce solamente una variación de
signo opuesto en la tensión D - S. Así si la tensión de modo común aumenta, la tensión D - S
disminuye y por lo tanto puede suceder que Vds se haga menor que Vp 0 y el FET entre en
saturación. Para ello se debe elegir una polarización tal que en el caso más desfavorable, el FET
no sature, esto es, para máxima conducción Vgs=0 y para VMC máx máximo el drenador debe
estar a una tensión:
Vd VMC máx Vp 0
luego Rd vale:
Vcc Vd
Rd
Id
Otra forma de realizar el cálculo es fijar Vgs e Id para corrimiento nulo y luego establecer el
máximo valor de la señal de modo común permitida:
En general se requieren valores altos de Vds, lo que trae como consecuencia tensiones de
alimentación elevadas.
Para el caso de máxima conducción ( Vgs=0 ) y máximo modo común negativo, este estará
aplicado al colector de la fuente de corriente y por lo tanto, se debe asegurar que el emisor
esté a una tensión mucho menor aún, para que el transistor no se corte, entonces debe
cumplirse que:
Vs ( VMCmáx Vp 0 )
Conclusión
UNSJ