ABSTRAK

PRAKTIKUM SISTEM DIGITAL (ELS2104)

PERCOBAAN 1 PENGENALAN INSTRUMENTASI LABORATORIUM

Suprianto Hutapea (14S17035) – S1 Teknik Elektro

Waktu Praktikum : 08.00 – 11.50 WIB/ 12 Oktober 2018
Laboratorium Dasar Teknik Elektro
Institut Teknologi Del

Abstrak

Dalam modul kali ini total tujuh percobaan telah dilakukan. Semua percobaan berkaitan dengan perancangan rangkaian logika
dengan software beserta implementasinya pada FPGA. Percobaan-percobaan tersebut adalah mendesain full adder dengan
skematik, mendesain full adder dengan pendekatan bahasa VHDL, mendesain 4-bit ripple carry adder dengan VHDL, mendesain
4-bit adder dengan skematik, simulasi sederhana menggunakan modelsim, membuat testbench, dan melakukan proses tapping
sinyal dari sebuah desain. Dari hasil percobaan ini dapat disimpulkan bahwa gerbang logika memiliki beberapa parameter yang
penting yang harus diperhatikan. Selain itu, pada modul kali ini juga ditunjukkan pengaplikasian gerbang logika untuk rangkaian
kombinasional sederhana. Dari hasil percobaan ini dapat disimpulkan bahwa cara skematik dan VHDL menghasilkan keluaran
yang sama, hanya saja cara VHDL lebih terstruktur sehingga dalam perancangan rangkaian yang kompleks, cara VHDL lebih
efisien. Dalam modul ini juga dilakukan proses simulasi yang dapat memverifikasi rangkaian logika yang telah dibuat. Selain itu,
dengan testbench, kita dapat melakuka proses verifikasi dengan mengubah nilai input dengan clock. Pada percobaan terakhir, dapat
disimpulkan bahwa dengan proses tapping sinyal, kita dapat mengetahui nilai sinyal antara secara detail sehingga dapat
memudahkan proses troubleshooting.

Kata Kunci— VHDL, ripple carry, skematik, FPGA, full adder.