APUNTES DE DISEÑO DE LA MEMORIA

El diseño de la memoria de un computador posee dos metas:

Ubicación de los dispositivos

Trata sobre la localización de los dispositivos dentro del mapa de memoria, hablamos de
que rango de direcciones le toca a cada dispositivo ya sea este un componente de memoria,
un puerto, un temporizador o cualquier otro recurso que requiera compartir tiempo de uso con
el microprocesador.

Para lograr la ubicación de cada elemento que integra la computadora se utiliza un circuito
lógico electrónico que actúa como la interfaz lógica entre el Microprocesador y el resto de la
computadora. Las entradas de esta interfaz provienen del bus de direcciones y las salidas que
produce, usualmente nombradas CE*_ “Chip Enable”, son las que determinan cual
componente de memoria o recurso es seleccionado cuando el microprocesador emite una
dirección.

Sincronización de los dispositivos con el microprocesador.

Trata sobre el intercambio de información, de manera exitosa, entre el microprocesador y

el resto de la computadora. La meta es realizar un análisis de tiempo que tome en cuenta todos
los retardos que se dan en la ruta que determinan los ciclos de lectura y de escritura a fin de
tomar una de dos acciones: seleccionar los dispositivos que soporten la velocidad establecida
por el análisis o ralentizar la duración de los ciclos de lectura y de escritura a fin de adaptar
esta a los dispositivos disponibles. Esta última opción afecta el desempeño total de la
computadora ya que la hace mas lenta. Una alternativa intermedia generalmente usada es la
de intervenir solamente en los ciclos de lectura que atañen a los dispositivos lentos y permitir la
máxima velocidad en los dispositivos capaces de respaldarla.

Conceptos relevantes:

CPU: Unidad de Procesamiento Central; puede tener dos significados relacionados con el
campo si hablamos en términos comerciales la CPU de una Desktop se refiere al la unidad
central donde reside el motherboard, las unidades de disco duro y óptico, la fuente de
alimentación y las tarjetas donde se conectan los periféricos. En este texto y en muchos otros
donde se discuten estos conceptos se refieren al circuito integrado que contiene la ALU Unidad
Lógica Aritmética, La Unidad de Control y los Registros que almacenan datos temporales
usados en la ejecución de los programas o sea los términos CPU y Microprocesador se usaran
de manera intercambiable.

M. Logreira V. A.
APUNTES DE DISEÑO DE LA MEMORIA

Microprocesador
(CPU)
BUS
DIRECCIONES

D
A B
X BUS DATOS

Y
SP
LSTRB*
PC
R/W*
CCR
ADDR[0]

Buses: La computadora estándar usa en su funcionamiento 3 buses a saber el bus de

direcciones, el bus de control y el bus de datos. Estos buses son los responsables de
transportar todos los datos que el CPU intercambia con el resto de la computadora.
Físicamente el bus no es mas que un conjunto de líneas (alambres) que usualmente corren en
paralelo a lo largo del motherboard y que en conjunto transportan un patrón de 1 y 0 que
pueden ser interpretados por el CPU como un dato (un número binario) o como una instrucción.
Los buses usualmente son tres pero pueden ser mas:

 Bus de direcciones: Transportan un patrón de 1 y 0s que son interpretados como una

dirección. La información que transporta este bus es unidireccional siempre yendo del CPU
a la memoria o del CPU a los periféricos o puertos de la computadora. Mas puntualmente
este bus se origina en el microprocesador y sus lineas se reparten entre la interfaz lógica,
los elementos de memoria y los elementos periféricos. El patrón de 1 y 0s en este bus se
usa como un número hexadecimal sin signo en los análisis pertinentes.

 Bus de datos: Los 1 y 0s que transportan las líneas del bus de datos son interpretados
como datos y como instrucciones por los diferentes componentes que lo comparten. El bus
de datos es integral ya que todas sus líneas llegan por igual a todos los elementos de la
computadora que lo usan ya sean el CPU, la memoria y los puertos. La cantidad de líneas
en el bus de datos dependen de la capacidad del microprocesador. Si el micro es de 8 bits
entonces el bus de datos posee 8 líneas, si el microprocesador es de 16 bits entonces el
bus de datos tiene 16 líneas y así con 32 y 64 bits.
El bus de datos posee dos características adicionales que no posee el bus de direcciones:

 El bus es bidireccional lo que significa que la información que transporta puede

provenir del CPU y dirigirse hacia una memoria o puerto o bien puede originarse en
una memoria o puerto y dirigirse hacia el CPU, cuando el CPU lee una instrucción o un

M. Logreira V. A.
APUNTES DE DISEÑO DE LA MEMORIA

dato la información viaja desde su punto de origen en el puerto o memoria y se dirige

hacia el CPU. Por otra parte cuando el microprocesador escribe un resultado o envía
información a un puerto esta se origina en el microprocesador y su destino es la celda
de memoria o el puerto direccionado.

 El bus de datos es de tres estados lo que significa que sus líneas deben poder
respaldar además de los estados lógicos comunes 1 y 0 el estado Z (de alta
impedancia). En el estado Z el componente está prácticamente desconectado del bus
por lo que no influye en la comunicación que se esté llevando a cabo en ese momento.
Un componente conectado al bus de datos debe estar en el estado Z cuando el
intercambio de información no le atañe, todos los elementos que se diseñan para en
algún momento enviar información usando el bus de datos deben poseer esta
característica de los contrario estarán impedidos de conectarse al bus de datos y por
consiguiente no pueden formar parte de la computadora afortunadamente los
dispositivos de memoria, y periféricos diseñados para usar el bus de datos de la
computadora se diseñan con esta característica es usual que estos posean una
entrada nombrada CS* o CE* que cuando no está activada produce que los terminales
respectivos reflejen una alta impedancia y por lo tanto no afecten la transacción del
momento pero cuando se activa entonces abandonen Z y participen en la transferencia
ya sea originando la información o recibiéndola para almacenarla. La barra diagonal
que antecede (CS*) indica que el estado de activación es bajo o ‘0’ y cuando está en ‘1’
está desactivada y el componente está aislado. La siguiente figura ilustra la
implementación de una salida tristate, recuerde que como entrada el terminal es alta
impedancia por definición.

Vdd CS*

Vdd

X Y
X Y
X CS*
Y

X Y

Buffer Normal (Solo para ilustración)

Buffer Tristate (Solo ilustración)

M. Logreira V. A.
APUNTES DE DISEÑO DE LA MEMORIA

Ciclos de Máquina: ademas de los buses de datos y de direcciones el CPU genera lo que son
las líneas de control que determinan si el ciclo de máquina es un ciclo de lectura o un ciclo de
escritura, las líneas de control a veces son dos; una para lectura que se nombra RD* y otra de
escritura que se nombra WR*. En el micro HC12 tres líneas cumplen este propósito W/R*
LSTRB y ADDR[0]`. El ciclo de maquina es el insumo crucial para el diseño de la memoria ya
que es el establece todos los eventos que se dan en las señales que en el intervienen: La
figura a continuación muestra las primeras señales del conjunto que intervienen en un ciclo de
máquina.

La señal ECS cambia de 1 a 0 siempre que en las señales del puerto A y el puerto B se
presenta la dirección pertinente al ciclo de máquina actual, esta señal se provee para grabar de
manera externa esta dirección así la misma estará disponible y se mantendrá constante
durante el ciclo. Posterior al cambio de 1 a 0 de ECS las terminales del puerto A y B se
convierten en bus de datos. Los indicadores numéricos que se presentan en la figura
representan los parámetros de tiempos involucrados en el análisis, la tabla con los valores
actuales se omite.

 Ciclo de lectura: empieza cuando el CPU envía una dirección a través del bus de
direcciones, esta define de donde proviene la información que el micro solicita y se
mantendrá constante en el bus hasta que el ciclo actual culmine y se inicie uno nuevo.
Posterior a la colocación de la dirección el CPU activa la línea de control RD* enviando un
pulso de nivel bajo cuya duración depende de su desempeño, al final del pulso en RD* el
micro espera que la data que proviene del exterior este establecida en el bus datos

M. Logreira V. A.
APUNTES DE DISEÑO DE LA MEMORIA

completando en ese instante la lectura, al mismo tiempo o instantes después el bus de

direcciones pone una nueva dirección para iniciar un nuevo ciclo.

 Ciclo de escritura: el CPU pone la dirección en el bus de direcciones a la misma vez pone
el dato en el bus de datos luego envía un pulso activo en la línea de control WR* cuya
duración es igual a la de su contra parte en el ciclo de lectura. Al final del pulso en WR* el
micro espera que el dispositivo direccionado haya tenido suficiente tiempo para registrar la
información quedando esté libre para iniciar un nuevo ciclo.

En los ciclos de máquina se presentan parámetros de sincronización tales como tsup, thld toe,
tce, twr, trd los cuales deben ser interpretados en el análisis de tiempo que se requiere para la
sincronización, a continuación el significado de cada uno de estos.
Tiempo de set-up “tsup”: es el tiempo mínimo garantizado en el cual la data debe de estar
estable antes de que se realice el registro de la información, si este tiempo no se cumple
entonces la información registrada no se garantiza. Si la información se establece antes de tal
forma que el tsup se garantice entonces la información almacenada será siempre coherente.

Tiempo de hold “thld”: es el tiempo mínimo en el cual la data debe permanecer estable en el
bus una ves que se de el registro de la información. Este tiempo se establece como cero en
algunos dispositivos pero puede tener un valor de algunos nanosegundos por lo que es
importante también tomarlo en cuenta al hacer el análisis de tiempo.

Ejemplos de Diseño de la Interfaz (Ubicación)

M. Logreira V. A.
APUNTES DE DISEÑO DE LA MEMORIA

La siguiente figura presenta un circuito que no puede faltar cuando se conecta memoria
externa al HC12.

Este circuitos utiliza un cerrojo transparente que separa el bus de dirección del bus de datos la
señal ECS envía un pulso alto activo en el momento preciso en que los PORTA y PORTB
presentan la información referente al bus de direcciones. De alli prosigue el resto del análisis.

M. Logreira V. A.