ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO

FACULTAD DE INGENIERÍA ELECTRÓNICA

ESCUELA DE INGENIERÍA EN ELECTRÓNICA CONTROL Y REDES INDUSTRIALES
ASIGNATURA: MICROCONTROLADORES
NOMBRES:
 VANESSA CAROLINA DUMANCELA AGUIRRE (791)
 ALEXIS GONZALO CHIMBO CORTEZ (895)

NIVEL: SEXTO
PARALELO: “B”
FECHA: 11/06/2018

TEMA: REPORTE CONVERTIDOR ANALOGICO A DIGITAL

OBJETIVOS:
 Conocer el funcionamiento de un convertidor analógico a digital, y las características que presenta el
dispositivo.
 Comprender las configuraciones de los pines a través de su datasheet.

INTRODUCCIÓN

El ADC convierte la señal de entrada en un valor digital. La precisión de la conversión depende de la resolución
lineal del conversor. Los errores de ganancia y offset del amplificador de entrada también afectan a la precisión.
La resolución es el número de niveles utilizados para representar el rango analógico de entrada. Más bits producen
una resolución exponencial. La ganancia de entrada, o amplificación, puede incrementar la resolución aparente
de señales que tienen una amplitud máxima menor que la entrada del ADC.

El dispositivo presenta un ADC de aproximación sucesiva de 10 bits. El ADC está conectado a un canal de 8 canales.
Multiplexor analógico que permite ocho entradas de voltaje de terminación única construidas desde los pines del
Puerto A. Las entradas de voltaje de terminación única se refieren a 0V (GND). El ADC contiene un circuito de
muestreo y retención que garantiza que el voltaje de entrada al ADC se mantenga en un nivel constante durante
la conversión.

El ADC convierte una tensión de entrada analógica en un valor digital de 10 bits mediante una aproximación
sucesiva. El valor mínimo representa GND y el valor máximo representa el voltaje en el pin AREF menos 1 LSB.
Opcionalmente, AVCC o un voltaje de referencia interno de 1.1 V se pueden conectar al pin AREF escribiendo a
los bits REFSn en el registro ADMUX. La referencia de tensión interna debe estar desacoplada por un condensador
externo en el pin AREF para mejorar la inmunidad al ruido.

CONTENIDO

1. PARA INICIAR UNA CONVERSIÓN

Se inicia una única conversión escribiendo un '0' en el bit ADC de reducción de potencia en la reducción
de potencia.
Regístrese (PRR.PRADC) y escriba un '1' en el bit de conversión de inicio de ADC en el control y estado de
ADC.
 Registrarse A (ADCSRA.ADSC). ADCS se mantendrá alto mientras la conversión esté en progreso, y será
borrado por el hardware cuando se completa la conversión. Si se selecciona un canal de datos diferente
mientras la conversión está en progreso, el ADC finalizará la conversión actual antes de realizar el canal
cambio.
Alternativamente, varias fuentes pueden activar automáticamente una conversión. Disparo automático
está habilitado configurando el bit ADC Auto Trigger Enable (ADCSRA.ADATE). La fuente de disparo se
selecciona configurando ADC Trigger Selecciona los bits en ADC Control and Status Register B
(ADCSRB.ADTS).
Cuando se produce un borde positivo en la señal de disparo seleccionada, el preescalar ADC se reinicia y
se realiza una conversión Está empezado. Esto proporciona un método para iniciar conversiones a
intervalos fijos. Si la señal de disparo todavía está configurada cuando la conversión se complete, no se
iniciará una nueva conversión. Si ocurre otro borde positivo en la señal de disparo durante la conversión,
el borde se ignorará.

Fig 1. ADC Auto Trigger Logic (Datasheet ATM-328P)

2. TEMPORIZACIÓN DE PREESCALAMIENTO Y CONVERSIÓN

Fig 2. ADC Prescaler (Datasheet ATM-328P)

Por defecto, el circuito de aproximación sucesiva requiere una frecuencia de reloj de entrada entre 50 kHz
y 200 kHz para obtener la resolución máxima. Si se necesita una resolución inferior a 10 bits, la frecuencia
del reloj de entrada al ADC puede ser superior a 200 kHz para obtener una mayor frecuencia de muestreo.
El módulo ADC contiene un preescalador, que genera una frecuencia de reloj ADC aceptable desde
cualquier Frecuencia de CPU por encima de 100 kHz. La preescalada es seleccionada por los bits de
selección del preescalador ADC en el ADC Registro de control y estado A (ADCSRA.ADPS). El preescalador
comienza a contar desde el momento en que el ADC se enciende escribiendo el ADC Enable bit
ADCSRA.ADEN en '1'. El preescaler funciona como siempre como ADEN = 1, y se reinicia continuamente
cuando ADEN = 0.
 Fig3. ADC Timing Diagram, First Conversion (Single Conversion Mode)

Fig 4.  ADC Timing Diagram, Single Conversion

TABLA 1. Tiempo de conversión de ADC

3. CAMBIO DE SELECCIÓN DE CANAL O REFERENCIA

Los bits de Selección de canal analógico (MUX) y los bits de Selección de referencia (REFS) en el ADC

Registro de selección de multiplexor (ADMUX.MUX [3: 0] y ADMUX.REFS [1: 0]) son de un solo buffer a través de
un registro temporal al que la CPU tiene acceso aleatorio. Esto asegura que los canales y la referencia la selección
solo tiene lugar en un punto seguro durante la conversión. La selección de canal y referencia es Atmel ATmega328
y Atmel-42735B-ATmega328 continuamente actualizado hasta que se inicie una conversión. Una vez que
comienza la conversión, el canal y la referencia la selección está bloqueada para garantizar un tiempo de muestreo
suficiente para el ADC. La actualización continua se reanuda en último ciclo de reloj de ADC antes de que se
complete la conversión (indicado por el conjunto ADCSRA.ADIF). Tenga en cuenta que la conversión comienza en
el siguiente borde ascendente del reloj del ADC después de escribir ADSC. El usuario es así aconsejado no escribir
nuevos valores de selección de canal o referencia en ADMUX hasta que un ciclo de reloj ADC después del ADC

4. CANALES DE ENTRADA ADC

Al cambiar las selecciones de canales, el usuario debe observar las siguientes pautas para asegurarse de que

el canal correcto está seleccionado:

• En el modo de conversión única, siempre seleccione el canal antes de comenzar la conversión. El canal la
selección puede cambiarse un ciclo de reloj de ADC después de escribir uno a ADSC. Sin embargo, el más simple
método es esperar a que se complete la conversión antes de cambiar la selección del canal.
• En el modo de ejecución libre, siempre seleccione el canal antes de comenzar la primera conversión. El canal la
selección puede cambiarse un ciclo de reloj de ADC después de escribir uno a ADSC. Sin embargo, el más simple
método es esperar a que se complete la primera conversión, y luego cambiar la selección del canal. Ya que la
próxima conversión ya comenzó automáticamente, el próximo resultado reflejará el anterior.
Se aconseja al usuario no escribir nuevos valores de selección de canal o referencia durante el modo de ejecución
libre.
5. REFERENCIA DE VOLTAJE ADC

El voltaje de referencia para el ADC (VREF) indica el rango de conversión para el ADC. Single los canales que
superan VREF darán como resultado códigos cercanos a 0x3FF. VREF se puede seleccionar como AVCC, referencia
interna de 1.1 V o pin de AREF externo.

AVCC está conectado al ADC a través de un interruptor pasivo. La referencia interna 1.1V se genera a partir de la
referencia de banda interna (VBG) a través de un amplificador interno. En cualquier caso, el pin externo de AREF
está directamente conectado al ADC, y el voltaje de referencia puede hacerse más inmune al ruido conectando
un condensador entre el pin AREF y la tierra. VREF también se puede medir en el pin AREF con un voltímetro de
alta impedancia. Tenga en cuenta que VREF es una fuente de alta impedancia y solo una carga capacitiva debe
estar conectado en un sistema.

Si el usuario tiene una fuente de voltaje fijo conectada al pin AREF, el usuario no puede usar el otro las opciones
de voltaje de referencia en la aplicación, ya que estarán en cortocircuito a la tensión externa. Si no hay externos
la tensión se aplica al pin AREF, el usuario puede cambiar entre AVCC y 1.1V como selección de referencia. El
primer resultado de conversión de ADC después de cambiar la fuente de voltaje de referencia puede ser inexacto,
y el usuario puede descartar este resultado.

6. CANCELADOR DE RUIDO ADC

El ADC presenta un cancelador de ruido que permite la conversión durante el modo de suspensión para reducir el
ruido inducido desde el núcleo de la CPU y otros periféricos de E / S. El cancelador de ruido se puede usar con
Reducción de ruido ADC y modo inactivo. Para hacer uso de esta característica.

7. RESULTADO DE CONVERSIÓN DE ADC

Una vez completada la conversión (se establece ADCSRA.ADIF), el resultado de la conversión se puede encontrar
en el ADC Registros de resultados (ADCL, ADCH).Para la conversión de final único, el resultado es:

donde VIN es la tensión en el pin de entrada seleccionado, y VREF la referencia de voltaje seleccionada (ver
también descripciones de ADMUX.REFSn y ADMUX.MUX). 0x000 representa tierra analógica y 0x3FFrepresenta la
tensión de referencia seleccionada menos un LSB.

8. DETALLES DEL PROGRAMA

ADCSRA

Para el registro ADCSRA se asigno 0xC0 o 0b11000000, hexadecimal o binario respectivamente. El bit 7 ADEN
habilita el uso del ADC, y el bit 6 ADSC al escribirle un uno inicia la conversión.

ADMUX

Se activan los bits 5 y 2 por lo que el registro nos queda como 0b00100010 (lo que es igual en hexadecimal a 0x22),
al activar el bit 1 le indicamos al ADC que tome la entrada del pin del ADC2

con el bit 5 (ADLAR) del registro ADMUX configuramos la manera en la que nos deposita el valor en los dos
registros, para este caso se configuro de la siguiente manera, en la que como se puede ver se ignoraron los dos
bits más significativos.
CONCLUSIONES:

 El voltaje de referencia es de 5 v y la cual se utiliza para la resolución del motor.

 El ADC convierte una tensión de entrada analógica en un valor digital de 10 bits mediante una
aproximación sucesiva.
 El ADC tiene un pin de voltaje de suministro analógico separado, AVCC. AVCC no debe diferir más
de ± 0.3V de VCC. El bit ADC de reducción de potencia en el registro de reducción de potencia
(PRR.PRADC) se debe escribir en '0' en poder para habilitar el ADC.