Professional Documents
Culture Documents
Tema 8
Introducción
Concepto de biestable
Biestable RS
Biestable JK
Tablas de transición y excitación
Tipos de biestables
JK
T
D
Circuitos con biestables: cronogramas
Concepto de biestable
Célula básica de memoria que almacena 1 bit
Tiene dos entradas y una salida, que coincide con el estado
Hay 2 estados (o situaciones). Ent 2
Según el sincronismo:
Asíncronos: El biestable puede cambiar en respuesta a una
entrada EN CUALQUIER MOMENTO QUE CAMBIE LA
ENTRADA. (A los biestable asíncronos se les llama latches)
Síncronos: El biestable puede cambiar en respuesta a una entrada
SÓLO EN CIERTOS INSTANTES DE TIEMPO FIJADOS POR UN
RELOJ
Activo por nivel
Disparado por flanco
Latch RS
S=0, R=0
S=0, R=1
Implementación de latch RS
S=1, R=0
S=1, R=1
Biestable RS síncrono
CK R S Q(t+1) Funcionalidad
S
s Q 0 X X Q(t) Mantiene estado
CK 1 0 0 Q(t) Mantiene estado
r 1 0 1 1 Fuerza a 1 (set)
R Q
1 1 0 0 Fuerza a 0 (reset)
1 1 1 X Prohibido
Sincronización en activos por nivel
Anchura pulso
CK
R Q
Entradas asíncronas en un
biestable RS síncrono
Clear (CLRN): fuerza a ‘0’ en cualquier momento
Preset (PRN) : fuerza a ‘1’ en cualquier momento
Puede ser activa a nivel alto o activa a nivel bajo (figura)
K Q
Ejemplo
K Q
CLOCK
Q
Biestable T
Ecuación Q( t 1 ) T Q( t )
T Q
Ejemplo
Q
CLOCK
Q
Biestable D
CLOCK
Q
Ejercicio 1 Completa el siguiente cronograma
T0 A Q
0 1 2 3 4 5 6
ck
A 0
T0 A Q T0 0
Q 0
J X Q
K 0
0 1 2 3 4 5 6
ck
1 1
X 1 1 1
0 0
J X Q J 0
0 0 0 0 0 0
K 0 K 0
Q 1