Implementation of a Logical Inverter using RF
MEMS Switch technology
J.A. Lonac #+1, G.A. Merletti#2
#
UNSAM, ECyT, San Martín , Buenos Aires, Argentina
1
julio.lonac@unsam.edu.ar
2
gustavo.merletti@gmail.com
+
CONICET, CABA, Argentina
Abstract— The RF MEMS switches technology have found
many applications in the communications and radar fields.
Apart of the obvious switch function there are many other
building blocks based on RF MEMS, such as digital variable
phase shifter and digital variable attenuator, that have drawn
the attention due to the superior RF performance of the
MEMS switches when compared to traditional semiconductor
alternatives [1-2]. Nevertheless the MEMS technology present
some drawbacks that makes their use less attractive. In this
sense the high pull-in voltage needed is one of the main
weakness. Since the digital phase shifter and attenuator need
many control lines, the high pull-in voltage issue accentuates
for these applications. In order to reduce the number of
control lines required an integrated logical inverter is needed.
This paper presents the design and experimental
characterization of a MEMS logical inverter which is fully
compatible with the RF MEMS technology used for phase
shifter and attenuator design, and thus it is suitable for
integration in this kind of circuits.
Resumen— Los interruptores (switches) MEMS de RF han
encontrado muchas aplicaciones en el campos de las
comunicaciones y radar. Aparte de la obvia función de
interruptor hay muchas más que se pueden realizar utilizando
MEMS de RF, tales como desfasadores y atenuadores
variables con control digital, que han despertado interés
debido al rendimiento superior de los interruptores MEMS de
RF en comparación con las alternativas tradicionales basadas
en semiconductores [1-2]. Sin embargo, la tecnología MEMS
presentan algunos inconvenientes que hacen menos atractiva
su utilización. La elevada de tensión activación (pull-in)
necesaria es una de sus principales debilidades. Dado que tanto
los desplazadores de fase, como los atenuadores digitales
necesitan muchas líneas de control, el problema de la elevada
tensión de pull-in se acentúa para estas aplicaciones. Con el fin
de reducir el número de líneas de control requerido se necesita
un inversor lógico integrado. Este trabajo presenta el diseño y
la caracterización experimental de un inversor lógico MEMS
que es totalmente compatible con la tecnología MEMS de RF
utilizada para el diseño de desplazadores de fase y
atenuadores, y por lo tanto es adecuada para la integración en
este tipo de circuitos.
I. INTRODUCCIÓN
La tecnología MEMS ha evolucionado notablemente en
la última década, lo que ha conllevado un importante
aumento en el número de campos y aplicaciones en los que
representa una alternativa competitiva respecto a otras
tecnologías más tradicionales.
En particular los campos de las radiofrecuencias y
microondas representan un área donde los dispositivos
MEMS encuentran una amplia gama de oportunidades de
aplicación [3-4]. Al centro de la vasta mayoría de estas
aplicaciones se encuentran los interruptores MEMS de RF.
Estos presentan grandes ventajas en términos de consumo,
manejo de elevadas potencias sin distorsión o con mínima
distorsión, y mínimas pérdidas respecto a las alternativas
existentes. Por otra parte sufren de algunas desventajas
importantes, entre ellas los mayores tiempos de
conmutación y la necesidad de tensiones de actuación
relativamente elevadas. Por fortuna en la mayoría de las
aplicaciones el tiempo de conmutación no es un factor
limitante. Por otro lado el problema del elevado valor de la
tensión de actuación no solo se mantiene sino que se
intensifica en muchas aplicaciones como es el caso de los
desplazadores de fase y atenuadores digitales, donde el
número de líneas de control suele ser elevado. Una manera
de mitigar este problema es minimizar el número de líneas
de control requeridas, esto puede hacerse eliminando líneas
redundantes, como por ejemplo las que corresponden al
negado de otra introduciendo un inversor lógico. Un
inversor lógico realizado con tecnología semiconductora no
soportaría los niveles de tensión que requieren en general
los interruptores MEMS, y es por este motivo que el
desarrollo de un inversor lógico en tecnología MEMS
representa una importante mejora. Cabe resaltar que otra
importante ventaja del inversor lógico MEMS está en que
tal inversor puede ser integrado conjuntamente con la
función principal, desplazador de fase o atenuador digital,
dentro del mismo chip MEMS con la consecuente reducción
de costos y simplificación en la utilización. Los ejemplos de
inversores lógicos propuestos en la literatura se basan, en su
gran mayoría en el uso de procesos híbridos no estándar que
integran MEMS y algún tipo de transistor o material
piezoeléctrico [5-6] (estos procesos no pueden manejar los
elevados niveles de tensión normalmente requeridos por los
interruptores MEMS utilizados en RF y microondas). En [7]
se propone un ingenioso sistema que permite realizar un
inversor lógico con simples interruptores serie,
desafortunadamente el inversor solo puede entregar en su
salida niveles de tensión iguales a la tensión de entrada, no
siendo apto para controlar interruptores MEMS de RF en
derivación (shunt).
II. DISEÑO E IMPLEMENTACIÓN
El inversor lógico que se propone realizar debe ser
compatible con la tecnología MEMS que se utiliza para la
fabricación de circuitos para RF y microondas [1-2] tales
como interruptores SPDT, desfasadores digitales,
atenuadores digitales, etc., de manera de poder ser integrado
junto a la función principal dentro de un único chip.
La mayoría de los procesos MEMS ofrecen la posibilidad
de integrar interruptores RF de tipo serie y en derivación
(shunt), además de capacitores, inductores, líneas de
transmisión y en algunos casos resistores. No existe lógica
complementaria en los procesos MEMS estándar por lo que
el inversor lógico debe realizarse mediante el uso de un
interruptor y un resistor con el esquema de la figura 1.
Salida
Entrada
Interruptor
MEMS
serie
Fig. 1. Esquema de inversor basado en interruptor y resistor
Los requisitos fundamentales para el inversor lógico
propuesto son:
• Gestión de señales de continua (DC).
• Mínima ocupación de área (Ao) (A< 0.1 mm2).
• Mínimo consumo de potencia (P) (P<1 mW).
• Nivel de tensión de actuación reducido
(Tensión de Pull-In (Vp)< 5 V).
• Mínima tensión soportada equivalente a la
tensión de control máxima (Vmax) requerida por
el proceso MEMS (Vmax> 70 V).
Estos requisitos determinan las elecciones topológicas y
fijan las líneas guía para el diseño de los dos componentes
fundamentales del inversor lógico, el interruptor y el resistor.
A. Diseño del interruptor
El interruptor debe ser capaz de manejar señales de
continua, razón por la cual se opta por un interruptor MEMS
de tipo serie, esencialmente compuesto por una pista de
cobre interrumpida en la cual un vástago elástico sube y
baja en función de la tensión de control abriendo o cerrando
el interruptor figura 2.
Fig. 1. Esquema de interruptor serie, sección lateral y vista en planta.
El área ocupada por el inversor lógico (Ao) debe ser
mínima lo que fija un límite máximo a las dimensiones del
interruptor. Por otro lado la tensión de actuación (Vp) debe
ser menor a 5 V lo que fija un límite mínimo a las
dimensiones del interruptor.
El valor de la tensión de actuación depende de los
parámetros físicos del proceso (ε0, k) y de las dimensiones
del interruptor (longitud del vástago L, y el área del contacto
de actuación A), y en el caso de un interruptor serie se
puede calcular con suficiente exactitud utilizando la formula
propuesta por los autores en [8] aquí reportada por
comodidad.
∙ . ∙ . ∙
(1)
∙ ∙
Fijando el ancho del interruptor en 100 µm, conociendo
los parámetros del proceso, y requiriendo una Vp máxima de
5 V se deduce que la longitud mínima para el vástago del
interruptor debe ser de 600 µm. Esto resulta en el layout de
interruptor y las dimensiones finales reportadas en la figura
3.
Fig. 3. Esquema de interruptor serie y sus dimensiones vista en planta.
B. Diseño del resistor
Las dimensiones del resistor están fijadas por los
requisitos de mínima ocupación de área y mínima
disipación de potencia.
La potencia (P) disipada por el resistor (R) es:
(2)
Tomando en cuenta las restricciones sobre el máximo
consumo de potencia y la mínima tensión soportada el valor
mínimo de resistencia fijado por (2) es 4900 kΩ.
Debido al alto valor de resistencia requerido y a la no
criticidad de su exactitud (el circuito tolera variaciones de
resistencia de hasta el 100% sin degradar sus prestaciones
siempre que la resistencia sea mayor al valor mínimo de
4900 kΩ) se opta por una resistencia integrada utilizando el
sustrato de silicio de alta resistividad sobre el cual se realiza
el proceso MEMS. Esta resistencia consta de dos contactos
metálicos que se conectan directamente al sustrato (fig. 4).
Fig. 4. Esquema de la resistencia realizada utilizando el sustrato.
El valor de resistencia depende de la separación entre los
contactos (L0), del área de dichos contactos (A=W×L1) y de
la resistividad del sustrato (ρ). La resolución exacta del
problema electrodinámico para determinar el valor de
resistencia requiere simulación, ya que la solución de las
integrales correspondientes no tiene forma cerrada y debe
obtenerse por métodos numéricos. De todas maneras a los
fines del cálculo que se desea hacer es posible aproximar
una solución de forma cerrada suficientemente exacta si se
asume que las líneas de campo eléctrico siguen los caminos
representados en la figura 5.

Fig. 5. Líneas de campo eléctrico constate hipotetizadas.
La longitud del i-esimo camino (li) es:
∙∆ ∙
y el valor de conductancia del i-esimo camino (Gi) es:
∙∆
∙ ∙∆ ∙
esto permite calcular la conductancia total como:
∆ ∆
∑ ∑
∙ ∙∆ ∙
Haciendo infinitesimal el paso Δr la sumatoria se
transforma en una integral resultando la resistencia total R
igual a:
∙
∙ ∙
∙ ∙
∙ ln 1
Utilizando la (6) y considerando un sustrato de Si de alta
resistividad (ρ=1000 Ω/cm) se pueden ajustar los valores de
las dimensiones L0, L1 y W de manera que la resistencia sea
mayor de 4900 kΩ resultando:
TABLA I
DIMENSIONES FINALES DEL RESISTOR
L1 [µm] W [µm]
5 40
C. Layout del inversor lógico
El layout definitivo del inversor lógico es el reportado en la
figura 6.
Terminal de entrada
Resistor Terminal de salida
Fig. 6. Layout final del inversor lógico.
Las dimensiones finales dan una ocupación de área de
0.09 mm2 inferior al máximo especificado de 0.1 mm2.
III. SIMULACIÓN, MEDIDAS, Y VALIDACIÓN
La validación del funcionamiento del inversor lógico
propuesto fue realizada mediante la extracción de los
modelos del interruptor y resistor a través de medidas y la
subsiguiente simulación del sistema integrado completo. La
simulación del sistema integrado fue comparada con los
resultados obtenidos de la medición de un sistema
ensamblado con componentes discretos para una validación
del concepto funcional.
(3) A. Modelado del interruptor MEMS serie
Se realizaron mediciones de la respuesta dinámica de la
tensión sobre los terminales del interruptor (Vint) y de la
tensión de actuación (Vcont) para un conjunto de
interruptores MEMS serie con diferentes longitudes de
(4) vástago (Lv).
El set-up de medida es el de la figura 7.
∙∆
(5)
Fig. 7. Set-up de medición.
Las medidas obtenidas permitieron identificar un modelo
(6) escalable en Lv para la respuesta dinámica del interruptor. El
modelo del interruptor está caracterizado por un retardo
(que modela el tiempo de actuación del sistema mecánico),
una resistencia y una inductancia (que modelan la
resistencia de contacto y la inductancia del interruptor
cuando está cerrado), y una capacidad (que representa la
capacidad del interruptor en estado abierto). El retardo no
varía apreciablemente con Lv, mientras que los otros
elementos se pueden escalar usando las ecuaciones
presentadas en [8]. El retardo comprende el tiempo desde
L0 [µm] que se aplica la tensión de actuación hasta que el interruptor
100 se cierra efectivamente (fig.8).
Fig. 8. Retardo debido a la respuesta mecánica.
Los rebotes del interruptor, comunes a todos los sistemas
mecánicos, tienen una duración que es mucho menor al
tiempo de actuación mecánico (fig.9); y como la señal de
control es necesariamente más lenta que el tiempo de
actuación, es posible ignorar los rebotes sin un degrado
apreciable en la predicción del modelo.
 C. Simulación del inversor lógico completo
El inversor lógico completo fue simulado utilizando
QUCS, que es un simulador de circuitos electrónicos
gratuito. Para poder realizar la simulación fue
implementado el modelo de un interruptor serie con Lv=600
µm. Se simuló la respuesta del inversor lógico a un pulso
rectangular (V2, fig.12) de entrada, y se examinaron las
tensiones de entrada (Pr1, fig.12) y salida (Pr3, fig.12) del
mismo. El esquemático correspondiente a la simulación se
reporta en la figura 12.

Fig. 9. Rebotes mecánicos y transitorio de respuesta eléctrica (medición

línea marrón, respuesta extrapolada sin rebotes línea roja punteada).

La resistencia, inductancia y capacidad fijan la respuesta

dinámica eléctrica del interruptor cuya constante de tiempo
es mucho más corta que el tiempo de actuación mecánico,
pero estas no pueden ser despreciadas como los rebotes pues
en un circuito inversor que incluye una resistencia externa
de gran valor la constante de tiempo complexiva del sistema
aumenta y es necesario que el modelo represente esta
situación. Los valores de resistencia, inductancia y
capacidad son proporcionales a Lv, por lo que es posible Fig. 12. Esquemático y modelo equivalente del interruptor implementados
en el ambiente de simulación QUCS.
escalar el modelo con una simple relación lineal.
Finalmente la acción del interruptor se implementa con un D. Resultados experimentales y validación
interruptor ideal (S1) activado por tensión, resultando el La validación del diseño se llevo a cabo mediante la
modelo reportado en la figura 10. comparación entre los datos de simulación y las mediciones
realizadas sobre un inversor lógico ensamblado con
componentes discretos (fig. 13). El set-up de medida es
análogo al de la figura 7. Se utilizó un generador de pulsos
rectangulares para excitar el inversor y se grabaron
simultáneamente las tensiones de los terminales de entrada
y de salida con el auxilio de un osciloscopio digital.

terminal de salida

Interruptor
MEMS

Fig. 10. Modelo completo del interruptor.

Resistor 5MΩ
B. Modelado del resistor Terminal
Puerta 2
Puerta 1
El modelado del resistor se realizó sobre la base de de
entrada
simulaciones 3D utilizando el simulador electromagnético
gratuito LISA. Debido a que los tiempos de conmutación
del interruptor son mucho más largos que las constantes de
tiempo de la dinámica del resistor el modelo del mismo
puede resumirse a una resistencia concentrada cuyo valor se Fig. 13. Placa del inversor lógico discreto y set-up de medida.
determina de los resultados de las simulaciones 3D (fig.11).
Los resultados de la medida y simulación se reportan en
Rsimulada=4.925 MΩ la figura 14. Como puede observarse no solo hay un buen
Rcalculada=5.007 MΩ acuerdo entre simulación y medida, sino que la correcta
funcionalidad del inversor lógico realizado con
componentes discretos confirma la validez conceptual del
diseño.

Fig. 11. Distribución de potencial eléctrico en el resistor (vista en corte

sección central). La simulación revela una diferencia de potencial de
4,925e6V para una corriente aplicada de 1A .
 [7] S. Chakraborty, T. K. Bhattacharyya, “Development of a surface
micro-machined binary logic inverter for ultra-low frequency
MEMS sensor applications”, Journal of Micromechanics and
Microengineering , Sep. 2010.
[8] J.A.Lonac, G.A.Merletti, "Parametric Analysis on the Design of RF
MEMS series Switches", ESJ European Scientific Journal, Vol. 1,
Special Issue, Dec. 2015.

Fig. 14. Señales de entrada y salida del inversor discreto (mediciones:

líneas azul y rojo, simulaciones: líneas negra y verde).

IV. CONCLUSIONES Y FUTURAS ACTIVIDADES

Se propuso y presentó el método de diseño de un inversor
lógico puramente realizable e integrable con tecnología
MEMS. Los resultados de simulación y medición
demuestran la validez del procedimiento de diseño adoptado.
Las mediciones realizadas sobre un inversor lógico discreto
validan la factibilidad del concepto propuesto. El inversor
propuesto puede ser integrado en desplazadores de fase y
atenuadores digitales MEMS lográndose así una reducción
en el número de líneas de control necesarias gracias a la
eliminación de las líneas redundantes (correspondientes al
negado de otras líneas). Esta reducción en el número de
líneas disminuye el impacto de la desventaja de tener que
utilizar líneas de control con elevadas tensiones, mejorando
la competitividad de las soluciones MEMS frente a otro tipo
de tecnologías. Como extensión de esta actividad se
proyecta la realización de una versión completamente
integrada para una ulterior validación del concepto.

AGRADECIMIENTOS
Los autores hacen presente su agradecimiento a Lidia
Alaniz, a Daniel Casulla y a Claudio Gillari del
departamento de microelectrónica de CITEDEF por su
colaboración en las actividades técnicas de fabricación y
mediciones.

REFERENCIAS
[1] Rebeiz, G. M. and Muldavin, J. B., “RF MEMS switches and switch
circuits,” IEEE microwave magazine, 2001.
[2] C.L. Goldsmith, T.H. Lin, B. Powers, W.R.Wu, B. Norvell,
“Micromechanical membrane switches for microwave applications,”
IEEE MTT-S Intl. Microwave Theory and Techniques Symp. Proc.,
pp.91–94, 1995.
[3] J. Schoebel, T. Buck, M. Reimann, M. Ulm, M. Schneider, A.
Jourdain, G. J. Carchon, H. A. C. Tilmans, "Design considerations
and technology assessment of phased-array antenna systems with RF
MEMS for automotive radar applications", IEEE Transactions on
Microwave Theory and Techniques, Vol. 53 , Issue: 6, pp 1968 -
1975, Jun. 2005.
[4] P. Gammel, G. Fischer, J. Bouchaud., " RF MEMS and NEMS
technology, devices, and applications ", Bell Labs Technical Journal,
Vol.10 , Issue: 3, pp 29-59, 2005.
[5] Sinha, Nipun; Jones, Timothy S.; Guo, Zhijun; and Piazza, Gianluca,
"Body-Biased Complementary Logic Implemented Using AIN
Piezoelectric MEMS Switches" (2009). Departmental Papers
(MEAM). Paper 257.
[6] Y.H. Song , S.J. Ahn , M.W. Kim , J.O. Lee , C.S. Hwang , J.E. Pi ,
S.D. Ko, K.W. Choi , S.H. Park , J.B. Yoon, “High-performance
hybrid complementary logic inverter through monolithic integration
of a MEMS switch and an oxide TFT”, Small, Vol. 11, Issue 12, pp
1357–1477, Mar. 2015.