LABORATORIO DE SISTEMAS DIGITALES

PRACTICA TEMA: CIRCUITO GENERADOR DE MENSAJE HOLA

OBJETIVOS:
a. Verificar la operación de un generador de pulsos de reloj.
b. Verificar la operación de un flip-flop J-K.
c. Verificar el funcionamiento de un circuito combinacional.
d. Verificar la operación de un circuito integrado buffer inversor.
e. Verificar la operación de un display de anodo común.
MATERIALES:
1 C.I. LM 555 timer
1 C.I. 74LS240 buffer octal de tres estados
1 C.I. 74LS76A flip-flop J-K dual con preset y clear
2 C.I. 74LS00 cuádruple compuerta NAND de 2 entradas
1 ECG 3078 display ánodo común
1 R1 18K ¼ W
1 P1 100 K potenciómetro
1 C1 0.01uF condensador cerámico
1 C2 10uF, 16V condensador electrolítico
7 resist. 680 ohmios, ¼ W
elementos varios: fuente 5V, alambre telefónico
Para probar el display: 1 batería 1 resist. 1K, ¼ W

PROCEDIMIENTO:
1. Antes de proceder a armar el circuito esté seguro de la distribución de pines de cada circuito
integrado. Vea la página siguiente donde se tiene los diagrama de pines de los integrados
utilizados en la práctica.
2. Para determinar los segmentos de cada display siga los pasos de la página siguiente, los cuales
están basados en la figura que se encuentra a continuación:

Con el extremo libre de la resistencia toque cada uno de los pines restantes hasta que se ilumine
un segmento cualquiera: el pin que produce el encendido es el cátodo. Sino se prende ningún
segmento, el cátodo será el pin conectado al terminal positivo de la batería. Verifíquelo
cambiando este último de lugar y repitiendo la prueba.
 LABORATORIO DE SISTEMAS DIGITALES

PRACTICA: CIRCUITO GENERADOR DE MENSAJE “HOLA”

Una vez localizado el cátodo común, la identificación de los pines de cada segmento es fácil.
Desconecte la batería, conecte el terminal positivo a un extremo de la resistencia y el negativo al
cátodo. Con el extremo libre de la resistencia, toque cada uno de los pines restantes.
En cada ocasión debe prenderse un segmento diferente. Este mismo procedimiento es válido para
displays de ánodo común, solamente que se debe invertir la polaridad de la batería que se indica
en la figura.
3. Proceda a armar en su protoboard el circuito de la figura cuyo nombre es circuithola.ewb.
No se olvide de conectar las resistencias de 680 ohmios entre la salida del circuito buffer y
cada una de las entradas del display de siete segmentos.
4. Lleve su circuito armado para comprobar su funcionamiento y/o posibles errores en el
laboratorio.

DIAGRAMA DE PINES DE CIRCUITOS INTEGRADOS

INFORMACION
FLIP-FLOP J-K. Un Flip-Flop o biestable (2 estados estables) es un dispositivo capaz de almacenar un
1 ó un 0, es decir, un bit de información. Los flip-flops son los elementos básicos de memoria de los
sistemas digitales.
La salida de un flip-flop tiene dos estados estables y cambia de un estado al otro cuando recibe una señal
de control. Una vez retirada la señal de control, la salida del flip-flop retiene el estado inmediatamente
adquirido, es decir, lo memoriza.
El J-K es un flip-flop sincrónico (depende de una señal de reloj) con dos líneas de entrada de datos (J y
K), una entrada de reloj (CLK), dos entradas asincrónicas (PRESET y CLEAR) y dos salidas
complementarias (tienen niveles lógicos contrarios) Q y Q’. El flip-flop J-K puede ser operado en uno
cualquiera de estos dos modos : sincrónico y asincrónico. En el primer caso, el estado de las salidas Q y Q
´ depende de las entradas J y K y está sincronizado con la señal aplicada a la entrada de reloj (CLK). En
el modo asincrónico, el estado de las salidas Q y Q´ lo determinan las entradas PRESET y CLEAR.
En el circuito de la práctica se utiliza un flip-flop “T” (toggle) a partir de un flip-flop J-K. Este modo de
operación se logra conectando las entradas J y K a un nivel alto y manteniendo las entradas preset y clear
 LABORATORIO DE SISTEMAS DIGITALES

PRACTICA: CIRCUITO GENERADOR DE MENSAJE “HOLA”

inactivas. El estado de la salida (Q) cambia de nivel lógico cada vez que la señal de reloj (CLK) realiza
una transición de 1 L a 0L.

CIRCUITO INTEGRADO 74LS76. Incorpora en una misma cápsula de 16 pines, dos flip-flops J-K
independientes con preset, clear y salidas complementarias. Las líneas preset y clear son activas en bajo y
la transferencia de información se realiza con los flancos de bajada de la señal de reloj.

COMPUERTAS BUFFER Los buffers o separadores son compuertas con una alta capacidad de
corriente de salida. Esta característica le permite manejar directamente LED, relés de estado sólido, relés
electromecánicos y otras cargas que no pueden ser controladas directamente por compuertas comunes.
Existen básicamente dos clases de buffers: inversores y no inversores. Los buffers inversores operan
como un inversor común. Lo buffers no inversores entregan el mismo nivel lógico que reciben. Un
buffer inversor puede manejar más corriente de salida que un inversor común.

COMPUERTAS DE TRES ESTADOS Son un tipo especial de dispositivos lógicos que además de los
dos estados comunes (alto y bajo ó 1 y 0 ) pueden proporcionar un tercer estado de salida llamado Hi-Z o
de alta impedancia, similar a un circuito abierto. Que se utiliza cuando se desea desconectar o aislar el
terminal de salida del resto de la circuitería interna es decir que el terminal no esté ni en alto ni en bajo.
Esto se llama Lógica de tres estados o Lógica tri-state. Todos los dispositivos tri-state poseen una entrada
adicional de control llamada habilitador o línea de inhibición. Cuando la entrada de inhibición se activa,
la salida se sitúa en el estado de alta impedancia. Si la entrada de inhibición no está activada, el
dispositivo desarrolla su lógica normal.

CIRCUITO INTEGRADO 74LS240 Contiene 8 buffers inversores Schmitt trigger activos en bajo con
salidas de tres estados comandados por dos líneas de control o inhibición G1 y G2. La línea G1 controla
la operación de los 4 primeros inversores y la línea G2 la de los 2 restantes. Con G1 y G2 en bajo el
circuito desarrolla su lógica normal.

GENERADOR DE PULSOS DE RELOJ O ASTABLE Un generador de pulsos de reloj es un

dispositivo que entrega una forma de onda cuadrada la cual se utiliza en circuitos digitales.

CUESTIONARIO:
a) En el diagrama circuithola se tiene implementado el circuito combinacional generador del mensaje hola
únicamente en base a compuertas NAND. Presente como se realizó dicha implementación haciendo uso
del algebra de Boole.
b) Consulte las formas de conectar un buffer: modo sink y modo source
c) Consulte que son las Compuertas schmitt-trigger
d) Consulte como se configura un C.I.555 para que funcione como: 1) astable 2) monoestable
e) Realice un contador que cuente desde 000 hasta 111 utilizando flip-flops J-K.
f) Realice el circuito combinacional que permita presentar en secuencia la frase DON BOSCO. Realice el
circuito utilizando únicamente compuertas NAND.
g) Simule en el WORKBENCH el circuito que presente la frase DON BOSCO, grábela en cualquier
medio magnético (diskette, cd, etc) y preséntela junto con el informe.

BIBLIOGRAFÍA BASE
- SISTEMAS DIGITALES Principios y Aplicaciones, Ronald Tocci
- ELECTRONICA TEORIA DE CIRCUITOS, Robert Boylestad
circuithola