(1) Registro de función especial ( Special Function Register SFR ):

SFR cuenta con 128 bytes de direcciones desde 80H ~ FFH. Se pueden ver sus
nombres y la disposición de las direcciones en la tabla 1 - 2, y el
direccionamiento por bits y el nombre de los bits en la tabla 1 - 3. Es
importante anotar que estas direcciones desocupadas ( como 84H ~ 86H ) en
dicha tabla no se pueden utilizar como memoria de datos.

Durante la inicialización o después del reseteo del sistema, el valor de SFR se

resetea al valor fijo de inicio, el cual se puede observar en la tabla 1 - 4.

F8H FFH
F0H B F7H
E8H EFH
E0H ACC E7H
D8H DFH
D0H PSW D7H
C8H T2CON RCAP2L* RCAP2H* TL2 TH2 CFH
C0H C7H
B8H 1P BFH
B0H P3 B7H
A8H 1E AFH
A0H P2 A7H
98H SCON 9FH
90H P1 97H
88H TCON TMOD TL0 TL1 TH0 TH1 8FH
80H P0 SP DPL DPH PCON 87H
NOTA: los que contienen el signo * sólo existen en la familia MCS - 52.
Tabla 1 - 2. Diagrama de los nombres del SFR y su disposición de las direcciones.
 FF F0H F7 F6 F5 F4 F3 F2 F1 F0 B

E0 E7 E6 E5 E4 E3 E2 E1 E0 AC

D0 D7 D6 D5 D4 D3 D2 D1 D0 PS

B8 BF BE BD BC BB BA B9 B8 1P

B0 B7 B6 B5 B4 B3 B2 B1 B0 P3

A8 AF - - AC AB AA A9 A8 1E

A0 A7 A6 A5 A4 A3 A2 A1 A0 P2

99H SB
SFR 98H 9F 9E 9D 9C 99 9A 99 98 SC

90H 97 96 95 94 93 92 91 90 P1

8D TH
8C TH
8B TL1
Espacio de direccionamiento directo

8A TL0
89H TM
88H 8F 8E 8D 8C 8B 8A 89 88 TC
87H PC

83H DP
82H DP
81H SP
80H 80H B7 P0 B5 B4 B3 B2 B1 B0 P0
7FH 7FH
Memoria Registro
de datos PSW
30H 30H
2FH Direcciona 2FH 7F 7E 7D 7C 7B 7A 79 78
Espacio de direccionamiento indirecto

miento por 21H 0F 0E 0D 0C 0B 0A 09 08

20H 20H 07 06 05 04 03 02 01 00
bit
1FH 1FH R7
Banco 3 1 1
Espacio de pila

18H 18H R0
17H 17H R7
Banco 2 1 0
10H 10H R0
0FH 0FH R7
Banco 1 0 1
08H 08H R0
07H 07H R7
06H R6
05H R5
Banco 0 04H R4 0 0
03H R3
02H R2
01H R1
00H 00H R0


Dirección de los bytes Dirección de
los bits Registro
 CY AC F0 RS1 RS0 OV - P
7 6 5 4 3 2 1 0
Registro PSW
Fig. 1 - 5. Diagrama de la estructura de memoria de datos internos RAM de microcontrolador MCS - 51.
A continuación se describirán brevemente las funciones de SFR y sus usos:

 ACC ( Acumulador ) Registro acumulador - ( E0H ):

ACC es el elemento principal durante la operación aritméticas / lógicas de
los microcontroladores MCS 51 / 52, por lo cual aparece con mucha
frecuencia en las instrucciones. Este registro es direccionable bit a bit con
sus datos de 8 bits de ancho.
F7H F6H F5H F4H F3H F2H F1H F0H
F0H B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0 B
E7H E6H E5H E4H E3H E2H E1H E0H
E0H ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0 ACC
D7H D6H D5H D4H D3H D2H D1H D0H
D0H CY AC F0 RS1 RS0 OV Reservado P PSW
BDH BCH BBH BAH B9H B8H
B8H PT2 PS PT1 PX1 PT0 PX0 IP
B7H B6H B5H B4H B3H B2H B1H B0H
B0H P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 P3
AFH ADH ACH ABH AAH A9H A8H
A8H EA ET2 ES ET1 EX1 ET0 EX0 IE
A7H A6H A5H A4H A3H A2H A1H A0H
A0H P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P2
9FH 9EH 9DH 9CH 9BH 9AH 99H 98H
98H SM0 SM1 SM2 REN TB8 RB8 T1 R1 SCON
97H 96H 95H 94H 93H 92H 91H 90H
90H P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 P1
8FH 8EH 8DH 8CH 8BH 8AH 89H 88H
88H TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TCON
87H 86H 85H 84H 83H 82H 81H 80H
80H P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 P0
Tabla 1 - 3. Tabla del direccionamiento por bits de SFR y sus nombres.

 Registro B - ( F0H ):
Durante la ejucución de las instrucciones de operación de multiplicación y
de división, es indispensable utilizar este registro. Este registro es
direccionable bit a bit con sus datos de 8 bits de ancho.

 DPTR ( Data pointer ) Registro puntero de datos:

DPTR es empleado principalmente para señalar la dirección de la
memoria de datos externos durante el acceso a dicha memoria y para
señalar la dirección donde se va a leer los códigos de programa en la
memoria de programa durante el proceso de lectura. DPTR es de 16 bits
que está compuesto de 2 registros individuales de 8 bits, que son DPH
( 83H ) y DPL ( 82H ). DPH es la representación de los 8 bytes altos de
DPTR y DPL es la representación de los 8 bytes bajos. Si DPTR no está
ocupado, DPH y DPL pueden ser utilizados como registros normales.
 IE ( Interrupt Enable ) Registro de habilitación de interrupción - ( A8H
):
Los microcontroladores de la familia MCS 51 / 52 contienen las
interrupciones mascarables ( Maskable ); la habilitación y deshabilitación
de interrupción son determinadas por el registro de habilitación de
interrupción, el cual es direccionable bit a bit. En la tabla 1 - 5 se puede
 ver el formato de los bits del registro de habilitación de interrupción y sus
funciones; en el artículo 4 - 4 se pueden referir una descripción más
detallada y las formas del uso.
Tabla 1 - 4. Valor inicial de SFR después del reseteo.
Registro Valor inicial (binario)
* ACC 00000000B
*B 00000000B
* PSW 00000000B
SP 00000111B
PC 0000H
DPTR 0000H
DPH 00000000B
DPL 00000000B
* P0 11111111B
* P1 11111111B
* P2 11111111B
* P3 11111111B
* IP XXX00000B ( MCS - 51 )
XX000000B ( MCS - 52 )
* IE 0XX00000B ( MCS - 51 )
0X000000B ( MCS - 52 )
TMOD 00000000B
* TCON 00000000B
* + T2CON 00000000B
TH0 00000000B
TL0 00000000B
TH1 00000000B
TL1 00000000B
+ TH2 00000000B
+ TL2 00000000B
+ RCAP2H 00000000B
+ RCAP2L 00000000B
* SCON 00000000B
SBUF Indeterminado
PCON 0XXXXXXXB ( HMOS )
0XX0000B ( CHMOS )

X = no definido
* = direccionable bit a bit
+ = sólo en MCS - 52
 IP ( Interrupt Priority ) Registro de prioridad de interrupción -
( B8H ):
El registro de prioridad de interrupción aprovecha los bits para controlar
los niveles de prioridad en las interrupciones. Un bit representa una
fuente de interrupción; si el bit está puesto en “ 1 ”, su interrupción
correspondiente posee la mayor prioridad, por lo contrario, si el bit está
puesto en “ 0 ”, su interrupción correspondiente posee la menor prioridad.
Este registro es direccionable bit a bit. En la tala 1 - 6 se puede ver el
formato de los bits del registro de prioridad de interrupción y sus
funciones; en el artículo 4 - 4 se pueden referir una descripción más
detallada y las formas del uso.
 Registros P0, P1, P2, P3 - ( 80H, 90H, A0H, B0H ):
Los registros P0, P1, P2, P3 son los latches de los 4 puertos de entrada /
salida del microcontrolador de la familia MCS 51 / 52 para guardar los
datos del estado de entrada / salida. Los 4 registros de puerto son
direccionables bit a bit. En el artículo 4 - 1 ( entrada / salida de la familia
MCS 51 / 52 ) se pueden referir una descripción más detallada y las
formas del uso.

 PCON ( Power Control ) Registro de control de potencia - ( 87H ):

El registro de control de potencia es empleado especialmente en la CPU
de versión CHMOS tales como 80C51, 80C52, 87C51, 87C52. En la
versión CHMOS, la CPU se puede determinar entrar al modo de bajo
consumo de energía ( Power Down ) o al modo de estado inactivo ( Idel ).
Otra función que posee el registro de control de potencia es para controlar
el Baud Rate durante la transmisión serie. En la tala 1 - 7 se puede ver el
formato de los bits del registro de control de potencia y sus funciones.

 PSW ( Program Status Words ) Registro de palabras de estado de

programa - ( D0H ):
El registro de Program Status Word es utilizado especialmente para
registrar tanto el valor del estado de carry, carry auxiliar, overflow después
de la ejecución de operación aritméticas / lógicas de la CPU como la
selección del banco de registro y los bits de paridad. Este registro es
direccionable bit a bit. En la tala 1 - 8 se puede ver el formato de los bits
del registro de Program Status Word y sus funciones.
 RCAP2H, RCAP2L - Registro de captura ( Capture ) - ( CCH, CBH ):
El registro de captura sólo existe en el sistema de la familia MCS - 52,
utilizándose simultáneamente con el Timer 2. Cuando el Timer 2 está en
el modo de captura, el valor del registro del temporizador / contador se
mueve a los registros de RCAP2H y RCAP2L si la señal de entrada del
pin T2EX ( P 1.1 ) es puesta de “1” a “0” ( por flanco de bajada ). En el
artículo 4 - 4 ( temporizador / contador ) se puede referir una descripción
más detallada.

 SBUF ( Serial Data Buffer ) Buffer de datos en serie - ( 99H ):

Los microcontroladores de la familia MCS 51 / 52 tiene la transmisión en
serie Full Dúplex, que puede llevar a cabo la emisión y la recepción de
datos al mismo tiempo, por esta razón, SBUF cuenta con 2 registros: uno
es el buffer que se encarga de emitir datos y el otro es el que se encarga de
receptar datos. En el artículo 4 - 3 ( transmisión en serie ) se puede referir
una descripción más detallada.

 SCON ( Serial Control ) Registro de control de transmisión en serie -

( 98H ):
El registro de control de transmisión en serie se encarga de especificar el
modo de control de la transmisión serie y de reaccionar las banderas del
estado de la transmisión y de la recepción del puerto serie. En el artículo
4 - 3 ( transmisión en serie ) se puede referir una descripción más
detallada y en la tala 1 - 9 se puede ver el formato de los bits del registro
 de control de transmisión en serie y sus funciones.

 SP ( Stack Pointer ) Registro de apuntador de apilamiento - ( 81H ):

Cuando el sistema se inicializa o se resetea, el valor inicial del registro de
apuntador de apilamiento es 07H. El registro de apuntador de apilamiento
posee una función principal que es administrar el espacio de pila. En
cuanto se ejecutan las instrucciones CALL, PUSH, POP o
INTERRUPTION, el contenido del registro de apuntador de apilamiento
se modifica.

 TCON ( Timer / Counter Control ) Registro de control del

temporizador / contador - ( 88H ):
El registro de control del temporizador / contador es empleado
especialmente tanto para controlar el arranque y la parada del Timer 0 ( 1 )
como para reaccionar las señales del estado del temporizador / contador, y
además, también se encarga de controlar el estado de activación de la
señal de interrupción externa y de reaccionar la bandera de transición de la
interrupción externa. En el artículo 4 - 2 ( temporizador / contador ) se
puede referir una descripción más detallada y en la tala 1 - 10 se puede ver
el formato de los bits del registro de control del temporizador / contador y
sus funciones.

 T2CON ( Timer / Counter 2 Control ) Registro de control del Timer 2 -

( C8H ):
El registro de control del Timer 2 es empleado especialmente tanto para
configurar el modo de trabajo como para controlar el arranque y la parada
del Timer 2. En el artículo 4 - 2 ( temporizador / contador ) se puede
referir una descripción más detallada y en la tala 1 - 11 se puede ver el
formato de los bits del registro de control del Timer 2 y sus funciones.

 TMOD ( Timer / Counter Mode ) Registro de control de modo del

temporizador / contador - ( 89H ):
El registro de control de modo del temporizador / contador es empleado
especialmente para seleccionar el modo del Timer 0 ( 1 ). En el artículo 4
- 2 ( temporizador / contador ) se puede referir una descripción más
detallada y en la tabla 1 - 12 se puede ver el formato de los bits del
registro de control de modo del temporizador / contador y sus funciones.

 ( TH0, TL0 ) ( TH1, TL1 ) ( TH2, TL2 ) Temporizador / contador -

( 8CH, 8AH ) ( 8DH, 8BH ) ( CEH, CDH ):
El temporizador / contador se encarga principalmente de guardar el valor
del conteo de tiempo / unidad. THX ( X : 0, 1, 2 ) representa byte alto, el
cual son los 8 bits altos para registrar el valor del temporizador / contador;
TLX ( X : 0, 1, 2 ) representa byte bajo, el cual son los 8 bits bajos para
registrar el valor del temporizador / contador.

[ Tabla 1 ‒ 5 ] Tabla del funcionamiento de los bits del registro de IE

IE : Registro de habilitación de interrupción ( Interrupt Enable Register )
Este registro es direccionable bit a bit y está situado en la posición A8H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
EA ― ET2 ES ET1 EX1 ET0 EX0
EA : EA = 0 desactiva todas las interrupciones.
EA = 1 acepta todas las interrupciones.
― : Está reservado, sin uso.
ET2 : Bit para habilitar y deshabilitar la interrupción causada por el Timer 2. ( sólo para
MCS - 52 )
ET2 = 1 activa la interrupción.
ET2 = 0 desactiva la interrupción.
ES : Bit para habilitar y deshabilitar la interrupción causada por el puerto serie.
ES = 1 activa la interrupción.
ES = 0 desactiva la interrupción.
ET1 : Bit para habilitar y deshabilitar la interrupción de sobreflujo causada por el Timer 1.
ET1 = 1 activa la interrupción.
ET1 = 0 desactiva la interrupción.
EX1 : Bit para habilitar y deshabilitar la interrupción causada externamente en INT1.
EX1 = 1 activa la interrupción.
EX1 = 0 desactiva la interrupción.
ET0 : Bit para habilitar y deshabilitar la interrupción de sobreflujo causada por el Timer 0.
ET0 = 1 activa la interrupción.
ET0 = 0 desactiva la interrupción.
EX0 : Bit para habilitar y deshabilitar la interrupción causada externamente en INT0.
EX0 = 1 activa la interrupción.
EX0 = 0 desactiva la interrupción.

[ Tabla 1 ‒ 6 ] Tabla del funcionamiento de los bits del registro de IP

IP : Registro de habilitación de prioridad ( Interrupt Priority Register )
Este registro es direccionable bit a bit y está situado en la posición B8H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
― ― PT2 PS PT1 PX1 PT0 PX0
PT2 : Especificar el nivel de prioridad de la interrupción del Timer 2 ( sólo para
MCS - 52 ).
PT2 = 1 mayor prioridad
PT2 = 0 menor prioridad
PS : Especificar el nivel de prioridad de la interrupción del puerto serie.
PS = 1 mayor prioridad
PS = 0 menor prioridad
PT1 : Especificar el nivel de prioridad de la interrupción del Timer 1.
PT1 = 1 mayor prioridad
PT1 = 0 menor prioridad
PX1 : Especificar el nivel de prioridad de la interrupción externa 1.
PX1 = 1 mayor prioridad
PX1 = 0 menor prioridad
PT0 : Especificar el nivel de prioridad de la interrupción del Timer 0.
PT0 = 1 mayor prioridad
PT0 = 0 menor prioridad
PX0 : Especificar el nivel de prioridad de la interrupción externa 0.
PX0 = 1 mayor prioridad
PX0 = 0 menor prioridad

[ Tabla 1 ‒ 7 ] Tabla del funcionamiento de los bits del registro de control de potencia
PCON : Registro de control de potencia ( Power Control Register )
Este registro no es direccionable bit a bit y está situado en la posición 87H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
SMOD ― ― ― GF1 GF0 PD IDL
SMOD : Dobla el Baud Rate cuando se utiliza el Timer 1 ( en los modos 1, 2, 3 )
para generarlo y SMOD = 1.
― : Está reservado para el próximo uso.
GF1 : Para propósitos generales.
GF0 : Para propósitos generales.
PD : Bit de bajo consumo de energía ( sólo para el 80C51BH CHMOS )
PD = 1 entra en el modo de bajo consumo de energía.
IDL : Bit de estado inactivo ( sólo para el 80C51BH CHMOS )
IDL = 1 entra en el modo de estado inactivo.
( Nota: si PD y IDL son puestos en “ 1 ” al mismo tiempo, PD tiene la prioridad. )

[ Tabla 1 ‒ 8 ]
Tabla del funcionamiento de los bits del registro de palabras de estado de programa
PSW : Registro de palabras de estado de programa ( Program Status Word )
Este registro es direccionable bit a bit y está situado en la posición D0H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
CY AC F0 RS1 RS0 OV ― P
CY : Bandera Carry
AC : Bandera Carry auxiliar
F0 : Para propósitos generales.
RS1 : Bit 1 selector del banco de registros.
RS0 : Bit 0 selector del banco de registros.
RS1 RS0 Banco de registros Dirección de R0 ~ R7
0 0 0 00H ~ 07H
0 1 1 08H ~ 0FH
1 0 2 10H ~ 17H
1 1 3 18H ~ 1FH
OV : Bandera Overflow
― : Está reservado para el próximo uso.
P : Bandera de paridad del acumulador, la cual es puesta por el hardware en
cada cíclo de instrucción para señalar cuántos “ 1 ” existen en el
contenido de acumulador ( ACC ), sea inpar ( P = 1 ) o par ( P = 0 ).

[ Tabla 1 ‒ 9 ]
Tabla del funcionamiento de los bits del registro de control del puerto serie
SCON : Registro de control del puerto serie ( Serial Port Control Register )
Este registro es direccionable bit a bit y está situado en la posición 98H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
SM0 SM1 SM2 REN TB8 RB8 TI RI
SM0 / : Bit selector para especificar modo de control del puerto serie.
SM1
SM0 SM1 Modo Especificación Baud Rate
0 0 0 Registro de corrimiento Frecuencia de Osc. / 12
 0 1 1 UART 8 - bits Variable
1 0 2 UART 9 - bits F. Osc. / 64 ó / 32
1 1 3 UART 9 - bits Variable
SM2 : Bit para habilitar la comunicación del tipo “ multiprocesador ” en los
modos 2 y 3.
Modo 0 : SM2 debe ser puesto en “ 0 ”.
Modo 1 : Si SM2 = 1, antes de recibir el bit de desactivación efectivo,
RI no se activa ( RI ≠ 1 ).
Modo 2, 3 : Si SM2 = 0, no es afectado por el valor de RB8, RI = 1.
Si SM2 = 1, limita a que RI = 1 cuando RB8 = 1.
RB8 es el 9º bit que fue recibido en estos modos.
RI = 0, no ejecuta la recepción.
RI = 1, recepta los datos.
REN : El bit que establece la recepción serie, el cual es puesto / borrado por el
hardware.
REN = 0 desactiva la recepción serie.
REN = 1 activa la recepción serie.
TB8 : Almacena el 9º bit que será transmitido en los modos 2, 3, el cual es
puesto / borrado por el hardware.
RB8 : Es el 9º bit que fue recibido en los modos 2, 3.
En el modo 1, si SM2 = 0, RB8 es el bit “ STOP ”.
En el modo 0, RB8 no se utiliza.
TI : Bandera de interrupción de la transmisión. TI debe ser limpiado por el
software.
En el modo 0, TI será puesto en “ 1 ” al terminar de transmitir el 8º bit.
En los modos 1, 2, 3, TI será puesto en “ 1 ” durante la transmisión del bit
“ STOP ”.
RI : Bandera de interrupción de la recepción. RI debe ser limpiado por el
software.
En el modo 0, RI será puesto en “ 1 ” al terminar de receptar el 8º bit.
En los modos 1, 2, 3, RI será puesto en “ 1 ” durante la recepción del bit “
STOP ”.

[ Tabla 1 ‒ 10 ]
Tabla del funcionamiento de los bits del registro de control del temporizador / contador
TCON : Registro de control del temporizador / contador ( Timer / Counter Control
Register )
Este registro es direccionable bit a bit y está situado en la posición 88H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
TF1 : Bandera de sobreflujo del registro del Timer 1. Cuando se produce un
sobreflujo en el Timer 1, este bit será puesto en “ 1 ” por el hardware.
Cuando se ejecuta la interrupción, este bit se limpia automáticamente
por el hardware, si no, será necesario limparse por el software.
TR1 : Bit de control del arranque del Timer 1, el cual es puesto / limpiado por
el software para arrancar / parar el conteo.
TF0 : Bandera de sobreflujo del registro del Timer 0. Cuando se produce un
sobreflujo en el Timer 0, este bit será puesto en “ 1 ” por el hardware.
Cuando se ejecuta la interrupción, este bit se limpia automáticamente
por el hardware, si no, será necesario limpiarse por el software.
TR0 : Bit de control del arranque del Timer 0, el cual es puesto / limpiado por
el software para arrancar / parar el conteo de tiempo / unidad.
IE1 : Bandera de transición de la interrupción externa 1. Cuando la
interrupción externa está detectada, este bit será puesto en “ 1 ” por el
 hardware; cuando se ejecuta la interrupción, este bit será limpiado
automáticamente por el hardware.
IT1 : Bit de control del activador de interrupción externa 1 ( por nivel bajo “ 0
” o por flanco “ 1 ” ).
IE0 : Bandera de transición de la interrupción externa 0. Cuando la
interrupción externa está detectada, este bit será puesto en “ 1 ” por el
hardware; cuando se ejecuta la interrupción, este bit será limpiado por el
hardware.
IT0 : Bit de control del activador de interrupción externa 0 ( por nivel bajo “ 0
” o por flanco “ 1 ” ).

[ Tabla 1 ‒ 11 ] Tabla del funcionamiento de los bits del registro de control del Timer 2
T2CON : Registro de control del Timer 2 ( Timer 2 Control Register )
Este registro es direccionable bit a bit y está situado en la posición C8H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
TF2 EXF2 RCLK TCLK EXEN2 TR2 C / T2 CP / RL2
TF2 : Bandera de sobreflujo del registro del Timer 2.
Cuando se produce un sobreflujo en el Timer 2, este bit será puesto en
“ 1 ” de forma automática por el hardware; la puesta en “ 1 ” se debe
limpiar por el software. Cuando RCLK = 1 o TCLK = 1, TF2 no
tendrá validez.
EXF2 : Bandera por flanco del Timer 2.
Cuando EXF2 = 1 y T2EX ( P1.1 ) tiene entrada de señal por flanco,
hace EXF2 = 1; la puesta en “ 1 ” de EXF2 se debe limpiar por el
software.
RCLK : Bit selector de reloj receptor del puerto serie.
RCLK = 1, el reloj de recepción será ajustado por el Timer 2 en los
modos 1, 3 del puerto serie.
RCLK = 0, el reloj de recepción será ajustado por el Timer 1 en los
modos 1, 3 del puerto serie.
TCLK : Bit selector de reloj transmisor del puerto serie.
TCLK = 1, el reloj de transmisión será ajustado por el Timer 2 en los
modos 1, 3 del puerto serie.
TCLK = 0, el reloj de transmisión será ajustado por el Timer 1 en los
modos 1, 3 del puerto serie.
EXEN2 : Bit para habilitar la señal externa del Timer 2.
EXEN2 = 1, activa la entrada de señal externa ( P 1.1 ).
EXEN2 = 0, desactiva la entrada de señal externa ( P 1.1 ).
TR2 : Bit de arranque y parada del Timer 2.
TR2 = 1, activa el Timer 2.
TR2 = 0, desactiva el Timer 2.
C / T2 : Bit selector del modo de funcionamiento.
C / T2 = 1, modo de contador.
C / T2 = 0, modo de timer.
CP/RL2 : Bandera de captura / recarga automática.
RCLK TCLK EXEN2 T2EX CP / RL2 Función
1 × × × × Recarga automática
× × × × × Recarga automática
0 0 0 × × Recarga automática
Recarga automática
0 0 1 0
Captura
0 0 1 1
 [ Tabla 1 - 12 ]
Tabla del funcionamiento de los bits del registro de control del modo de temporizador /
contador
TMOD : Registro de control del modo de temporizador / contador ( Timer /
Counter Mode Control Register )
Este registro no es direccionable bit a bit y está situado en la posición 89H.
B7 ( MSB ) B6 B5 B4 B3 B2 B1 B0 ( LSB )
GATE C/T M1 M0 GATE C/T M1 M0
GATE : Bit selector de la forma de arranque del temporizador / contador.
GATE = 0, el temporizador / contador será arrancado por el bit TRX
del registro TCON.
GATE = 1, el temporizador / contador será arrancado por el bit TRX
del registro TCON si el pin INTX = alto.
C/T : Bit selector de timer o contador.
C / T = 0, se ejecuta la función del timer.
C / T = 1, se ejecuta la función del contador.
M1 : Bit seleccionador del modo de operación.
M0 : Bit seleccionador del modo de operación.
M1 M0 Modo Función
0 0 0 Temporizador / contador de 13 bits.
0 1 1 Temporizador / contador de 16 bits.
1 0 2 Temporizador / contador de recarga automática de 8
bits.
1 1 3 (1) Temporizador / contador 0 está dividido en TL0 y TH0,
los cuales tienen 8 bits individuales cada uno. El arranque y
la parada de TL0 están controladas por el bit TR0; el
arranque y la parada de TH0 están controladas por el bit
TR1. TH0 limita a la ejecución del timer.
(2) Temporizador / contador 1 paran el conteo al momento de
entrar al modo 3.