Fase 2_Amplificador de baja señal con JFET

Tutor: Daniel Serrano

Estudiantes:

Mario Daniel Canaval

Grupo: 243006_13

Universidad Nacional Abierta y a Distancia UNAD

Ingenieria de Telecomunicaciones

Curso: Electrónica Analoga

Bogota, Abril
 Introducción

Este trabajo se documenta la solución al problema del amplificador de baja señal con JFET,
aplicando los fundamentos teóricos de los transistores JFET. Este circuito propuesto en la
Actividad 2, permite restaurar señales débiles de los diferentes circuitos de transmisión y
recepción de información, por ejemplo, la radio FM.
El transistor con el que se va a trabajar es el JFET 2N3819
A continuación, se detalla el funcionamiento del circuito amplificador de baja señal con
JFET, se realizan los cálculos matemáticos y su respectiva simulación con ayuda del
software Proteus.
 Actividades

1. Fundamentación Teórica.

Figura No. 1. Diagrama Esquemático del Amplificador

Luego de la lectura de los recursos educativos requeridos para la Unidad 2, Cada estudiante
debe describir con sus propias palabras la teoría de funcionamiento del circuito anterior.

Suponga que trabaja para una compañía que diseña, prueba, fabrica y comercializa
instrumentos electrónicos. Su segunda asignación es presentar trabajando en equipo con
cuatro compañeros, una solución llamada amplificador de baja señal con JFET, el cual
permite restaurar señales débiles en los diferentes circuitos de transmisión y recepción de
información las especificaciones dadas para el diseño son las siguientes:
Señal de entrada: 300mV a 1Khz.
Referencia del JFET: 2N3819
ID= 3mA, VD= 10V, VGS (off)= -8V, VCC= 20V.
De catálogo se tiene que: IDSS puede Variar de 2mA a 20mA… para este diseño se trabajara
IDSS=16mA.
Mario Canaval:

Los transistores JFET tienen diferentes usos ya sea para electronica digital o electronica
analoga. En este caso usaremos el transistor JFET como un amplificador de señal que da un
efecto de campo con muy buena ganancia de voltaje al igual que una alta impedancia, la
forma en que se encuentra conectado este JFET reduce el ruido y de por si este transistor da
muy poca distorcion. Entre otras virtudes del JFET es que tiene una excelente velocidad con
bajo consumo de voltaje.

El circuito consta de una fuente DC de 20 Voltios la cual esta conectada a una resistencia
(RD) de 3.3Kilo-Ohmios y a un alternador que trabaja a 300 mili-Voltios con una frecuencia
de 1 Kilo-herz.

El alternador debe estar conectado a un C1 condensador de 10 micro-faradios para luego

llegar al transistor Jfet (2N3819), este transistor Jfet debe tener en el drenage o RG una
resistencia bastante grande que no interfiera con la señal ni que halla perdida de la misma.
En el mismo Jfet en la Fuente (RS) se va a conectar un potenciometro o resistencia (RS) de
500 omios junto con un condensador C3 de 0,1 microfaradios.

En el drenaje del Jfet va conectado una resistencia RD de 3.3 kilo-ohmios y un condensador

C2 de 10 microfaradios, luego del condesador C2 va una resistencia R3 entre C2 y C3 de 5
kilo-ohmios.

Con esta configuracion del circuito podemos conectar un Osciloscopio con la entrada A al
alternador y luego conectar la entrada B en el drenaje del Jfet y podremos evidenciar el
aumento en la señal.

Argumentación

Dadas Las Fórmulas:

RD = (VCC – VD) / ID VGS = - ID∙ RS AV = -Gm∙ RD

RS = VGS (off) / IDSS RG = Entre 1 y 2 MΩ Gm = ID / VGS

2.1 Argumentar matemáticamente el diseño presentado realizando los siguientes cálculos.

 Estudiante 2:

b.) Calcular la resistencia del drenaje RS.

|−8𝑉|
𝑅𝑆 =
16𝑚𝐴
8
𝑅𝑆 = = 500Ω
0,016𝐴
𝑅𝑆 = 500Ω

Solución

3.1 Presentar la simulación del amplificador de baja señal con JFET propuesto en la que se
evidencie el correcto funcionamiento y las siguientes mediciones.

RD = (VCC – VD) / ID VGS = - ID∙ RS AV = -Gm∙ RD

RS = VGS (off) / IDSS RG = Entre 1 y 2 MΩ Gm = ID / VGS

  Simulación: Mario Daniel Canaval

Amplitud de la señal de salida usando el Osciloscopio.

1. Valor de VGS.

2. Valor de VDS.
3. Valor de VGD.

4. Valor de la corriente ID.