VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

FORMATO DE INFORME DE PRÁCTICA DE LABORATORIO / TALLERES /

CENTROS DE SIMULACIÓN – PARA ESTUDIANTES

CARRERA: Ing. Electrónica. ASIGNATURA: Sistemas Microprocesados I

NRO. PRÁCTICA: TÍTULO PRÁCTICA: Diseño de ALU

OBJETIVO ALCANZADO: Implementar compuertas lógicas para el diseño de una ALU que tenga las
funcionalidades de sumar, restar y multiplicar números compuestos por cuatro bits y para comprobar el
funcionamiento de la ALU diseñada se simulará en el software Proteus.

ACTIVIDADES DESARROLLADAS
1. ALU.

En computación, la unidad aritmética lógica o unidad aritmético-lógica, también conocida como ALU, es
un circuito digital que calcula operaciones aritméticas como suma, resta, multiplicación, y operaciones
lógicas (si, y, o, no), entre valores (generalmente uno o dos) de los argumentos. La ALU se compone
básicamente de: Circuito Operacional, Registros de Entradas, Registro Acumulador y un Registro de
Estados, conjunto de registros que hacen posible la realización de cada una de las operaciones. [1]

Tablas de verdad.

Una tabla de verdad, o tabla de valores de verdad, es una tabla que despliega el valor de verdad de una
proposición compuesta, para cada combinación de valores de verdad que se pueda asignar a sus
componentes. [1]

Mapas de karnaugh.

Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de Veitch) es un diagrama
utilizado para la simplificación de funciones algebraicas Booleanas. Los mapas de Karnaugh reducen la
necesidad de hacer cálculos extensos para la simplificación de expresiones booleanas, aprovechando la
capacidad del cerebro humano para el reconocimiento de patrones y otras formas de expresión analítica,
permitiendo así identificar y eliminar condiciones muy inmensas.[2]

Operación OR.-

La operación OR es básicamente una suma, pero la expresión del signo + no representa la adición
ordinaria; en su lugar denota la operación OR cuyas reglas son las siguientes:

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig1. Tabla de verdad OR.[3]

- Produce un resultado de 1 cuando cualquiera de las variables de entrada es 1.

- Produce un resultado de 0 sólo cuando todas las variables de entrada son 0.
- En la operación 1+1= 1, 1+1+1= 1, etc.

Compuerta OR.-

En un circuito digital la compuerta OR es un circuito que tiene dos o más entradas y cuya salida es igual
a la suma OR de las entradas. La compuerta OR opera en tal forma que su salida es ALTA (nivel lógico
1) si la entrada A, B o ambas están en un nivel lógico 1. La salida de la compuerta OR será BAJA (nivel
lógico 0) si todas sus entradas están en el nivel lógico 0.[3]

Fig2. Símbolo compuerta OR[3]

Operación AND.-

La operación AND es exactamente igual a una multiplicación normal por lo cual sus reglas son:
- Solamente si todas las entradas son 1 la salida será 1.
- Cuando una o más entradas sean 0 la salida será 0.

Fig3. Tabla de verdad AND[3]

Compuerta AND

La compuerta AND es un circuito que opera en tal forma que su salida es ALTA sólo cuando todas sus
entradas son ALTAS. En todos los otros casos la salida de la compuerta AND es BAJA.[3]

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig4. Símbolo compuerta AND[3]

2. Desarrollo
3. Diseño de medio sumador
Primero se realiza la tabla de verdad de una suma de 2 bits y sacamos la function booleana de la suma y del
acarreo(c).

Fig5. Tabla de verdad 2 bits

Realizamos el circuito esquivalente a las 2 funciones booleanas

Fig6. Circuito equivalente del medio sumador

Ahora realizamos lo mismo pero para 3 bits y encontramos las funciones booleanas de S y C mediante mapas de
karnaugh.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig7. Tabla de verdad de 3 bits y funciones boolenas

Para realizar el circuito equivalente nos basamos en el medio sumador en este caso se va a poner en serie otro
medio sumador es decir dos medios sumadores en serie y obtenemos asi el sumador complete de 3 bits.

Fig8. Circuito equivalente

4. Mediante el uso de los visto anterior podemos realizar un sumador en paralelo de 4 bits.

Fig9. Sumador Binario en paralelo de 4 bits.

Es decir quedaria de la siguiente manera:

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig10. Sumador complete 4 bits.

5. Restador
Primero realizamos un medio restador para comprender como funciona la resta de 2 bits.

Fig11. Medio restador

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Para hacer un restador complete de 4 bits tenemos que tener en cuenta que para restar mas de 2 bits se recurre
al complement a “2”; y entonces mediante un sumador complete relaizamor la resta de la siguiente maenera:

Fig12. Restador Completo de 4 bits.

6. Multiplicacion:
El proceso de multiplicación binaria puede llevarse a cabo mediante circuitos combinatorios o secuenciales
siendo los primeros mucho más rápidos en respuesta que los segundos. A través del ejemplo mostrado a
continuación se visualiza el procedimiento de la multiplicación binaria

Fig13. Multiplicador de dos números de 4 y 2 bits.

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

RESULTADO(S) OBTENIDO(S):
Verificación del circuito Sumador:

Fig14. Esquema circuito sumador

Fig15. Verificación al momento de sumar 7 más 7.

Verificación del funcionamiento del restador:

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig16. Esquema circuito restador

Fig17. Verificación al restar el número 8 con el numero 1

Verificación de multiplicación:

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Fig18. Esquema circuito multiplicador

Fig19. Verificación de la multiplicación entre el número 4 y el numero 1.

CONCLUSIONES: Con el uso de tablas de verdad, y la simplificación con mapas de Karnaugh se logró obtener
las expresiones booleanas para diseñar el circuito sumador, restador y multiplicador. Las compuertas lógicas
utilizadas fueron las and, or y xor.

RECOMENDACIONES:
Se recomienda tener los conocimientos básicos adquiridos en la materia de digital para poder realizar los circuitos
sumador, restador y multiplicador esto se puede realizar mediante las tablas de verdad de cada operación para
luego obtener las funciones booleanas y con ello aplicar mapas de karnaugh.

Nombre de estudiante: Jonnathan Aguilar, Jefferson Reyes

Resolución CS N° 076-04-2016-04-20
 VICERRECTORADO DOCENTE Código: GUIA-PRL-001

CONSEJO ACADÉMICO Aprobación: 2016/04/06

Formato: Guía de Práctica de Laboratorio / Talleres / Centros de Simulación

Firma de estudiante: _______________________________

ANEXO1

ESQUEMA ELÉCTRICO

Fig20. Esquema total

Resolución CS N° 076-04-2016-04-20