1
Modelagem para Simulação no SPICE de
Transistores de Nanotubos de Carbono
Leonardo Bruno de Sá†, Omar Paranaiba Vilela Neto*, Antonio Mesquita† e Marco Aurélio Pacheco*
†
Departamento de Engenharia Elétrica – UFRJ, *Departamento de Engenharia Elétrica – PUC-Rio
lbruno@openlink.com.br, omar@ele.puc-rio.br
Resumo—Os transistores de nanotubos de carbono têm sido
largamente estudados nos últimos anos. Tais dispositivos são
tratados como possíveis sucessores da tecnologia CMOS
convencional. Transistores de efeito de campo com nanotubos
de carbono já foram desenvolvidos e alguns testes realizados.
Este trabalho apresenta a criação de um modelo de simulação
do dos transistores de nanotubos de carbono no Spice. A
criação de modelos de simulação dos transistores de nanotubos
de carbono possibilita uma maior avaliação do limite de
desempenho de tais dispositivos. O modelo criado possibilitou a
simulação de um dispositivo lógico no HSpice.
Palavras Chaves—Nanotecnologia, Nanotubos de Carbono,
Transistores, CNFET.
I. INTRODUÇÃO
E m meados da década de 60, Gordon Moore previu que a
capacidade de processamento de um microprocessador
cresceria exponencialmente. Desde então, a conhecida lei de
Moore tem governado o desenvolvimento e o desempenho
dos microprocessadores. Isto só foi possível graças à
miniaturização dos componentes básicos dos processadores:
os transistores. Porém, recentes estudos mostram que os
limites dos processos de fabricação da eletrônica
convencional serão atingidos nos próximos anos, ameaçando
o contínuo desenvolvimento previsto por Moore [1].
Portanto, para continuar o avanço do desempenho dos
microprocessadores, outras tecnologias, na escala
nanométrica, estão sendo estudadas. Estes novos
dispositivos nanoeletrônicos incluem computação quântica,
autômatos celulares com pontos quânticos, nanotubos de
carbono, transistores moleculares, diodos de tunelamento
ressonante, single-electron transistor, spin transistor e
sistemas biológicos.
Atualmente ainda não é possível prever quais das diversas
vertentes serão usadas para substituir a tecnologia CMOS
convencional. Alguns pesquisadores prevêem que os futuros
circuitos de computadores serão desenvolvidos utilizando
uma combinação de diferentes dispositivos. A exploração
das características destes dispositivos permitirá uma grande
flexibilidade de desenvolvimento, mas ao mesmo tempo
criará novas dificuldades uma vez que a interface entre estas
estruturas não é trivial.
Dentre os dispositivos citados anteriormente, os
transistores de efeito de campo com nanotubos de carbono,
CNFETs (Carbon Nanotube Field-Effect Transistors) são os
que têm demonstrado maior capacidade para substituir os
transistores CMOS convencionais. Esta expectativa é gerada
principalmente pelo fato dos CNFETs operarem de forma
semelhante aos transistores CMOS com maior capacidade
escalar e maior velocidade.
A teoria de transistores de nanotubo de carbono é recente
e se encontra ainda em seus estágios iniciais de
desenvolvimento. Não obstante, alguns protótipos de
dispositivos e até mesmo alguns pequenos circuitos já foram
implementados fisicamente [2]-[4]. Portanto, a avaliação de
tais dispositivos de alto desempenho em circuitos digitais é
essencial para o desenvolvimento da topologia dos
dispositivos e circuitos e entendimento dos obstáculos para a
construção dos processadores com freqüência de centenas de
GHz. A simulação e avaliação dos CNFETs ainda é um
grande desafio para os projetistas de circuitos,
principalmente porque a maioria dos modelos de simulação
desenvolvidos envolve a solução numérica de sistemas de
equações não-lineares recursivas que não podem ser
diretamente resolvidos em simuladores como o SPICE.
Este trabalho apresenta o desenvolvimento de um modelo
de simulação compatível com o SPICE, baseado no
potencial de superfície e no desempenho balístico dos
CNFETs. Diversas aproximações são necessárias para o
desenvolvimento de um modelo compacto e compatível com
os simuladores de circuitos. O modelo SPICE foi validado
comparando seu resultado simulado com o modelo físico
original e em seguida foi usado na simulação de um inversor
analógico.
O restante deste artigo está dividido da seguinte maneira:
o capítulo 2 introduz a tecnologia CNFET e destaca a
importância dos simuladores. O capítulo 3 descreve a teoria
balística. O capítulo 4 apresenta o modelo desenvolvido e
faz uma rápida descrição dos modelos numéricos. O capítulo
5 apresenta alguns estudos de casos e o capítulo 6 conclui o
trabalho.
II. TRANSISTORES DE NANOTUBO DE CARBONO
Os nanotubos de carbono são folhas de grafite enroladas
em forma de tubo. Inúmeras pesquisas relacionadas com as
propriedades elétricas destes elementos têm sido realizadas
desde sua descoberta no início da década de 90.
A estrutura dos nanotubos de carbono pode ser definida
matematicamente através do vetor quiral:
Ch = na1 + ma 2 (1)
Onde Ch, a1 e a2 são vetores e m e n números inteiros.
Este vetor define através dos índices m e n a quiralidade,
ou seja, a direção na qual a folha de grafite é enrolada. O
diâmetro do nanotubo está relacionado ao vetor quiral pela
equação:
 2

m 2 + nm + n 2 VG
dt = a (2)
π
Onde a é a constante de rede da folha de grafite. CG
Considerando que o comprimento da ligação entre carbonos CD
o
C-C é igual a 1,42 A , o valor de a será dado por: EF1 VD
o
VS Qtopo=-q(N1+N2)
a = 1, 42 × 3 A (3) EF2
Dependendo da escolha de n e m , os nanotubos de topo da
CS Uscf barreira
carbono podem ser metálicos ou semicondutores.
A condição que define um nanotubo como metálico é Figura 2 - Modelo de circuito para um CNFET balístico.
dada por:
2n + m
=p (4) No equilíbrio, quando não há nenhuma tensão aplicada
3
aos terminais do dispositivo, a densidade eletrônica no topo
Onde p é um número inteiro.
da barreira é dada por:
Os nanotubos semicondutores são particularmente ∞
importantes para a fabricação de transistores de efeito de
campo de alto desempenho. Nestes dispositivos o canal entre
N0 = ∫ D( E ) f ( E − E
−∞
F )dE (5)

fonte e dreno é o próprio nanotubo como é mostrado na Onde f ( E − EF ) é a função de Fermi no equilíbrio.
Figura 1.
Quando uma polarização é aplicada aos terminais de porta
e dreno, o potencial no topo da barreira torna-se U scf e os
estados no topo da barreira são preenchidos por dois níveis
de Fermi distintos. Os estados de velocidade positiva são
preenchidos pelos portadores da fonte segundo:
∞
1
N1 =
2 ∫ D( E − U
−∞
scf ) f ( E − EF 1 ) dE (6a)

Os estados de velocidade negativa são preenchidos pelos

portadores do dreno conforme:
Figura 1 – Esquemático de um CNFET [5]. ∞
1
A espessura do óxido de porta, o diâmetro e o
N2 =
2 ∫ D( E − U
−∞
scf ) f ( E − EF 2 ) dE (6b)

comprimento do nanotubo são parâmetros relevantes para

Onde EF 1 = EF e EF 2 = EF − qVD .
determinar o comportamento do dispositivo.
O foco principal deste trabalho é a modelagem dos Para encontrar o potencial autoconsistente U scf no topo
CNFETs em regime balístico para uso em simuladores da barreira é necessário resolver a equação de Poisson para
elétricos. os três capacitores da Figura 2, levando em consideração a
carga induzida pela aplicação dos potenciais na porta e no
III. TEORIA BALÍSTICA dreno.
A operação de transistores em regime balístico tem sido Aplicando o princípio da superposição é possível ignorar
amplamente explorada na literatura [6]-[9]. A teoria da a presença das cargas induzidas e calcular o potencial de
condução balística é aplicável a diferentes tipos de materiais Laplace no topo da barreira devido apenas à polarização de
semicondutores inclusive aos CNFETs, bastando utilizar porta e dreno:
uma distribuição de estados apropriada [10]. Com isto, é U L = − q(α GVG + α DVD ) (7)
possível desenvolver modelos físicos para transistores, Onde os parâmetros α G e α D determinam como a porta e o
envolvendo a solução iterativa de equações não-lineares. O
dreno controlam a solução da equação de Laplace. Estes
modelo físico 2D descrito em [11], que servirá de ponto de
parâmetros são dados por:
partida para este trabalho, consiste de três capacitores que
CG
representam os efeitos dos terminais do dispositivo no αG =
potencial autoconsistente no topo da barreira de potencial, CG + CD + CS
(8)
como é mostrado na Figura 2. CD
αD =
Com o terminal de fonte aterrado, a carga móvel no topo CG + CD + CS
da barreira de potencial, Qtopo , é determinada pela A segunda parte da solução consiste em aterrar os três
densidade de estados, D ( E ) , pelos níveis de Fermi da fonte terminais e calcular o potencial devido apenas às cargas
induzidas:
e dreno, EF 1 e EF 2 , e pelo potencial autoconsistente, U scf ,
q2
no topo da barreira de potencial. UP = ( N1 + N 2 − N 0 ) (9)
CG + CD + CS
 3

Finalmente, a solução completa da equação de Poisson

dreno
para o potencial autoconsistente é obtida adicionando as
duas parcelas:
U scf = U L + U P (10) Cgd Rd
Como conseqüência, a corrente de dreno será dada por:
∞
porta
I ds = ∫ J ( E )[ f ( E + U scf − EF 1 ) − f ( E + U scf − EF 2 )]dE (11)
Ids
−∞

Onde J ( E ) é a “corrente de densidade de estados” [11].

Conforme o conjunto de equações descrito nesta seção,
para que se obtenha a corrente de dreno I ds de um transistor Cgs Rs
balístico, é necessário inicialmente calcular o potencial
U scf , resolvendo iterativamente as equações (6) e (10). Este
fonte
procedimento não é suportado por simuladores de circuitos
Figura 3 – Macromodelo proposto de um CNFET no SPICE.
eletrônicos convencionais, dificultando a simulação conjunta
de transistores em regime balístico com outros dispositivos
eletrônicos.

IV. MODELO DO SPICE PARA CNFETS

Experimentos recentes têm demonstrado que os CNFETs
podem ser modelados como MOSFETs operando em regime
balístico segundo uma característica unidimensional (1D),
onde praticamente não ocorre espalhamento [10]-[12]. O
espalhamento pode ocorrer quando um elétron colide com
algum defeito, por exemplo, uma impureza, na estrutura do
cristal pelo qual ele está circulando. Porém, elétrons
caminhando em um nanotubo de carbono não são facilmente
espalhados porque a razão entre o comprimento e o diâmetro
de um nanotubo é elevada, caracterizando um sistema
essencialmente unidimensional (1D).
O macromodelo utilizado para representar o CNFET no
SPICE é mostrado na Figura 3. As resistências de contato
são representadas por Rs e Rd .
Como mencionado na seção anterior, o modelo físico
prevê a obtenção de U scf através da solução iterativa de (6)
e (10). Neste trabalho a solução de (10) será representada
por um conjunto de aproximações polinomiais.
A Figura 4 ilustra a curva U scf × Vgs do modelo físico de
um CNFET para 30 valores de Vds . Os valores dos
parâmetros E F 1 , α G e α D que permitem obter um ajuste
preciso das curvas I-V em toda a faixa de operação do
dispositivo [11] são fornecidos na Tabela I juntamente com
o valor da tensão de alimentação, Vdd , e diâmetro do
nanotubo, dt .
Tabela I - Parâmetros utilizados na Figura 2.
dt [nm] 1,400
EF 1 [eV] -0,320
αG 0,880
αD 0,035
Vdd [V] 1,500
Figura 4 - U scf × Vgs para Vds variando em 50mV.
Para realizar uma aproximação polinomial eficiente de
U scf , a curva da Figura 3 foi dividida em 5 regiões
definidas pelos seguintes limites:
Reg1 : Vgs ≤ 0, 25V
Reg 2 : 0, 25V ≤ Vgs ≤ 0,50V e Vds ≤ 0,15V
Reg 3 : 0, 25V ≤ Vgs ≤ 0,50V e Vds ≥ 0,15V (12)
Reg 4 : Vgs ≥ 0,55V e Vds ≤ 0,55V
Reg 5 : Vgs ≥ 0,50V e Vds ≥ 0,55V
Cada região foi aproximada por uma função polinomial
f (Vgs ,Vds ) . Como exemplo, a equação abaixo mostra o
resultado da aproximação para a segunda região Reg2:
U scf = a1Vds 2Vgs + a2VdsVgs + a3Vgs + a4Vds + a5 10−4
( ) (13)
Onde a1 = 95,139; a2 = 8,507; a3 = −8730, 421;
a4 = −358,874; a5 = −2, 217.
Esta equação pode ser representada no SPICE de várias
formas, uma delas é através de uma fonte de tensão
controlada por tensão, como é mostrado na Figura 5. Nesta
figura ni representa o i-ésimo nó do circuito.
Utilizando o mesmo método de aproximação polinomial
para as demais regiões, tem-se como resultado cinco fontes
controladas que deverão ser associadas em série. Neste caso,
para que cada fonte controlada seja acionada apenas na sua
 4

n1 dreno n3 porta n5 segundo mostra a Figura 7.

+ +
n1
+
Vds Vgs Uscf=f(Vds,Vgs)
-

n2
- - +
n4 n6 Uscf1. Ew1
fonte fonte -
Sintaxe SPICE padrão: n2
E1 n5 n6 VCVS poly(2) n1 n2 n3 n4 a5 a4 a3 0 a2 0 0 a1

Figura 5 – Representação da equação (13) no SPICE.

.
respectiva região de operação são inseridas no modelo .
fontes controladas unitárias definidas como: Uscf
1, se Vgs ,Vds ∈ Regi
.
Ewi = 
( (14)
) n5
0, caso contrario
Onde i ∈ {1, 2,3, 4,5} .
+
O próximo passo é realizar o produto dos potenciais de Uscf5 . Ew5
cada região pelas suas respectivas janelas. A Figura 6 mostra -
o circuito que representa o produto U scfi ⋅ Ewi .

n6
n1
Figura 7 – Representação no SPICE do somatório dos
produtos U scfi ⋅ Ewi .

+ A corrente de dreno I ds é facilmente obtida de U scf . Na

Uscfi Figura 8 as correntes de dreno obtidas pelo modelo físico e
- n5
pelo macromodelo proposto são comparadas.

n2
+
n3 Uscfi . Ewi
-

n6
+
Ewi
-

n4
Figura 8 – Comparação entre a corrente de dreno I ds do
modelo físico e do modelo do SPICE proposto.
Sintaxe SPICE padrão:
As capacitâncias como função das tensões Vgs e Vds
E1 n5 n6 VCVS poly(2) n1 n2 n3 n4 0 0 0 0 1
foram aproximadas por funções exponenciais. Como a
sintaxe padrão do SPICE permite que capacitores sejam
Figura 6 – Representação no SPICE do produto U scfi ⋅ Ewi .
descritos a partir de seus modelos comportamentais, a
sintaxe neste caso é a equação resultante da aproximação
Finalmente, é realizado o somatório dos produtos de cada exponencial:
região: c1 n1 n2 c=’equation’
5
Onde n1 e n2 são os nós de conexão do capacitor.
U scf = ∑U
i =1
scf i ⋅ Ewi (15)
V. ESTUDO DE CASO
A maneira mais simples de realizar o somatório de fontes
de tensão no SPICE é através da associação em série O desempenho do CNFET modelado foi testado através

da simulação de um amplificador inversor, como mostra a
Figura 9. Os parâmetros para o CNTFET são os mesmos da
Tabela 1, as resistências de contato Rs e Rd da Figura 3
valem 1kΩ, o valor da resistência R é de 100kΩ e o
comprimento do nanotubo L é de 300nm.
Vdd
R
Vout
Vin CNFET
Figura 9 – Circuito inversor com CNFET.
Três tipos de análise distintos dc, ac e transiente foram
realizados com o objetivo de levantar características
elétricas do dispositivo modelado, tais como: faixa dinâmica
de operação, resposta em freqüência e linearidade. A Figura
10 mostra a transferência dc do amplificador. A faixa de
operação se estende de 300 a 600mV, com ganho de
aproximadamente 4.
Figura 10 – Transferência DC do circuito inversor com
CNFET.
A magnitude e fase da resposta em freqüência do
dispositivo são mostradas na Figura 11. A banda passante é
superior a 100GHz, superando em várias décadas a
freqüência de operação de seu similar MOSFET.
Figura 11 – Resposta em freqüência do amplificador
inversor.
A Figura 12 mostra a análise de transiente do inversor. A
freqüência do sinal senoidal de entrada é de 1GHz. O ganho
de tensão foi de 3.69 e a distorção harmônica foi de 8.8%.
5
Figura 12 – Análise de transiente do inversor.
VI. CONCLUSÕES
Este trabalho apresenta uma nova técnica de modelagem
para transistores de nanotubo de carbono em regime
balístico. A metodologia permite que os modelos de
CNFETs sejam incluídos em simuladores de circuitos
convencionais como o SPICE. Um amplificador inversor foi
usado como exemplo para avaliar a convergência do modelo
e analisar as características elétricas do CNFET. A criação
de modelos de simulação, que possam ser inseridos nos
simuladores convencionais, permite a investigação destas
novas tecnologias juntamente com os circuitos tradicionais.
Como trabalhos futuros os autores visam a modelagem de
transistores com nanotubos de diversos diâmetros, além de
outras simulações.
REFERENCES
[1] Semiconductor Industry Association, “The International Technology
Roadmap for Semiconductors: Emerging Research Devices”, 2004
Update.
[2] A. Javey, et. al. , “Ballistic Carbon Nanotube Field Effect Transistor,”
Nature, vol. 424, pp. 654-657, 2003.
[3] A. Bachtold, “Logic Circuits with Carbon Nanotube Transistors,”
Science, vol. 294, pp. 1317-1320, 2001.
[4] L. Marty, “Self-Assembled Single Wall Carbon Nanotube Field Effect
Transistor,” IEEE, pp. 240-243, 2003.
[5] Ph. Avouris, J. Appenzeller, R. Martel, and S. Wind, “Carbon
Nanotube Electronics,” Proc. of the IEEE, vol. 91, no. 11, pp. 1772-
1784, 2003.
[6] K. Natori, “Ballistic metal-oxide-semiconductor field effect
transistor,” J. Appl. Phys., vol. 76, pp. 4879–4890, 1994.
[7] K. Natori, “Scaling limit of the MOS transistor—A ballistic
MOSFET,” IEICE Trans. Electron., vol. E84-C, pp. 1029–1036,
2001.
[8] Y. Naveh and K. K. Likharev, “Modeling of 10-nm-Scale ballistic
MOSFETs,” IEEE Electron Device Lett., vol. 21, pp. 242–244, May
2000.
[9] J. Knoch, B. Lengeer, and J. Appenzeller, “Quantum simulation of
ultrashort channel single-gated n-MOSFET,” IEEE Trans. Electron.
Devices, vol. 49, pp. 1212–1218, July 2002.
[10] P. L. McEuen, M. S. Fuhrer, and H. Park, “Single-Walled Carbon
Nanotube Electronics,” IEEE Trans. Nanotechnology, vol. 1, pp. 78-
85, 2002.
[11] A. Rahman, J. Guo, S. Datta and M. S. Lundstrom, “Theory of
Ballistic Nanotransistors,” IEEE Trans. on Electron Devices, vol. 50,
pp. 1853-1864, 2003.
[12] S. Wind, J. Appenzeller, R. Martel, V. Derycke, and Ph. Avouris,
“Vertical Scaling of Carbon Nanotube Field-Effect Transistors Using
Top Gate Electrodes,” Appl. Phys. Lett., vol. 80, pp. 3817-3819,
2002.