Professional Documents
Culture Documents
MICROELECTRÓNICA FIEE-UNMSM
ALUMNO: CÓDIGO:
E.A.P:
Ing. Electrónica
PROFESOR:
CURSO:
Laboratorio de Microelectrónica
FECHA ENTREGA:
2018
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
I. INFORME PREVIO
1. Presentar en Laboratorio el LAYOUT del Inversor realizado por usted, considerar
para el layout el esquema de la Figura A y la Figura B del diagrama de barras
(STICK). Tratar de conseguir un layout de dimensiones mínimas. Mostrar y describir
las vistas de corte 2D y 3D.
b. Vista en 2D:
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
c. Vista en 3D:
OBSERVACIÓN:
*Notamos tanto en la vista en 2D como en la de 3D la estructura del inversor,
podemos ver cómo están posicionados los respectivos sustratos junto al polisilicio y
contactos metálicos sobre los cuales se polariza Vdd y Vss, se observa la porción de
polisilicio que une ambas compuertas donde se inyecta la señal de prueba en el canal
para poder obtener la salida del elemento en el contacto metálico en la salida.
*Al dar click en START SIMULATION se nos abre esta ventana donde podemos ver
que en la salida (rojo) tiempo de bajada de 1 a 0 es de 8ps y el tiempo de subida de 0 a
1 es de 17ps; entonces la señal de entrada (Vgate) debe tener una frecuencia máxima
= 58GHz.
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
3. Para el Layout del Inversor extraer la descripción CIR (Spice) y la descripción CIF
(Caltech Intermediate Forum) del inversor. En cada caso establecer las reglas
principales de sintaxis y describir sus contenidos.
*En el menú FILE damos click en MAKE SPICE FILE dentro de esta ventana le
damos click en EXTRACT.
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
Vemos que:
b. En base al archivo (*.cif) y USANDO la vista del layout de su inversor, mediante líneas
punteadas, indique los valores de las coordenadas (X, Y) que definen las capas de
polisilicio, difusiones, contactos y metal.
*En el menú FILE damos click en MAKE CIF FILE dentro de esta ventana le damos
click en To CIF.
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
d. Vista 2D:
- Corte 2D de los transistores PMOS
e. Vista 3D:
S ln1 ln2 F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
S ln1
00 01 11 10
0 1 1 0 1
ln2
1 0 0 0 1
𝐹 = 𝑆̅ ̅̅̅̅̅ ̅̅̅̅̅
𝑙𝑛2 + 𝑆𝑙𝑛1
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
*Notamos en la simulación:
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
*Notamos en la simulación:
LABORATORIO DE
MICROELECTRÓNICA FIEE-UNMSM
A B C Cout A B C Cout
0 0 0 0 1 1 1 1
0 1 0 0 0 1 1 1
1 0 0 0 1 0 1 1
1 1 0 1 0 0 1 0
0 0 1 0 1 1 0 1
0 1 0 0 0 1 1 1
*Notamos que si A=1 y B=1 entonces en la salida Cout=1, por otro lado si A=0 y B=0 entonces la salida
Cout=0, también cuando A=0 y B=1 o viceversa si C anterior estaba en 0 entonces la salida Cout = 0,
pero si A=0 y B=1 o viceversa si C anterior estaba en 1 entonces la salida Cout=1.
*Notamos en la simulación: