ESCUELA SUPERIOR POLITÉCNICA DE

CHIMBORAZO

FACULTAD: INFORMÁÁ TICÁ Y ELECTROÁ NICÁ

CARRERA: INGENIERIÁÁ ELECTROÁ NICÁ EN TELECOMUNICÁCIONES Y REDES

TRABAJO DE INVESTIGACION FORMATIVA

PARALELO: B

TECNOLOGIA FINFET Y LA GATE-ALL-AROUND

1. DATOS GENERALES DE LOS ESTUDIANTES:

NOMBRES: CODIGOS:
Mauricio Ortega 1011
Cristian Casa 1119
Hans Vistín 1043

GRUPO No.: 5

FECHA DE REALIZACIÓN: FECHA DE ENTREGA:

21/05/2019 21/05/2019

2. TECNOLOGIA FINFET

El FinFET (Fin Field Effect Transistor) es un tipo de Transistor no plano como los
transitores comunes, es llamado también Transistor 3D. Así como la 3D NAND flash
permite construir SSD’s de mayor capacidad, el FinFET hace lo mismo, pero reduciendo
el espacio ya que es multi compuerta.

En términos básicos los transistores FinFET están diseñados para dar un mayor control
sobre el transistor que los transistores Planar tradicionales y ayudan a prevenir lo que se
conoce como fuga de energía, que se ha convertido en un problema cada vez mayor con
transistores y los productos que hacemos con ellos ahora que son más pequeños. Al
reducir la cantidad de tensión que se filtra cuando el transistor está sintonizado permite
que los productos FinFET puedan operar con un menor consumo de energía y permite
que los productos puedan lograr un mayor rendimiento cuando se encuentra en un estado
de energía más bajo, que es una de las muchas razones por el cual los fabricantes de chips
se están subiendo tan rápidamente a esta nueva tecnología.

La mayor diferencia entre un transistor FinFET y un transistor Planar es su diseño 3D,

que permite que la puerta del transistor tenga un área mucho mayor de control sobre la
distancia entre la fuente y el drenaje de un transistor, que es donde una gran cantidad de
pérdida de potencia se produce a través de la corriente de fuga.

El transistor FinFET consiste básicamente en la estructura que se muestra en la figura1,

 Figura 1: Estructura de un FinFet.

un MOSFET de doble puerta construida sobre un sustrato SOI, donde la puerta se coloca
a los dos, tres o cuatro lados del canal, envolviendo a este formando así una estructura de
doble puerta. Estos dispositivos reciben el nombre genérico "finfets" porque la capa de
silicio activa entre el drenador y el surtidor tiene forma de “fin” proveniente de finger, del
inglés dedo.

Por medio de la Fig.2 se explica el proceso de fabricación de un FinFET, mostrando, así

como se construye la estructura del dispositivo.

Figura 2: Proceso de fabricacion finfet.

Una estructura tipo SOI (Silicon On Insulator) se presenta como una tecnología de
fabricación en la que se sustituye el sustrato tradicional de fabricación de obleas de silicio
monocristalino, por un sándwich de capas de semiconductor-aislante-semiconductor. Los
materiales utilizados son silicio óxido aislante (BOX)-óxido de silicio. Sobre la capa de
silicio se coloca una máscara foto-resistiva con la se marcará el patrón del fin. Una vez
marcado el patrón se procede a eliminar el material sobrante. Hasta este punto es lo que
se puede observar en el primer paso de la figura 2. A continuación el material conductor
de puerta se deposita sobre el fin, este puede tratarse de polisilicio, un metal refractario o
compuestos como el nitruro de titanio. El procedimiento para la definición de la puerta es
similar que, para la definición del fin, se aplica una máscara resistiva que marque el
patrón de la forma y con un posterior procedimiento de limpieza del material sobrante. A
continuación, una vez terminada la fase de etching (o limpieza) de puerta, para aumentar
la constante dieléctrica entre drenador y surtidor debido a la poca distancia entre ellos, se
deposita a lo largo de ambas paredes de la puerta un material aislante como pueda ser el
nitruro de silicio o dióxido de silicio, lo que se denomina “spacer”. Finalmente, la última
 de las fases, trata en colocar los contactos metálicos sobre cada uno de los contactos del
transistor, puerta, drenador, surtidor substrato.

Debido a la capacidad de superar las limitaciones de la tecnología MOSFET

convencional en el proceso de escalabilidad, puede entenderse con facilidad que los
dispositivos FinFET se conviertan en la próxima generación de transistores en tecnología
CMOS. En el campo analógico, los transistores FinFET desempeñan sus funciones de
manera eficaz en circuitos como amplificadores de potencia y en otros tipos de
aplicaciones donde se requiere una buena linealidad. IMEC ha demostrado las
expectativas de los FinFET realizando los primeros circuitos de radiofrecuencia y
amplificadores operacionales utilizando FinFETs con longitudes de canal de 45nm. Para
aplicaciones en las frecuencias relativamente bajas (por debajo de 5 GHz) la tecnología
FinFET ofrece un mejor rendimiento de circuito que la mayor parte transistores
convencionales. No obstante, todavía debe mejorarse la velocidad de operación de estos
dispositivos para aplicaciones donde se necesiten frecuencias de operación superiores

Los transistores FinFET son, sin duda, los que van a hacer un gran avance para el
hardware de PC, nos ofrecen más rendimiento a potencias más bajas que nunca. Este
salto en el procesamiento de la tecnología es también lo que está permitiendo a AMD
construir su nueva arquitectura Zen. Que es sin duda algo bueno para los consumidores.
Los beneficios del transistor FinFET será lo que traerá al móvil a un nuevo nivel de
rendimiento y nos permitirá continuar haciendo tan grande salto en la informática de alto
rendimiento en un corto período de tiempo.

3. TECNOLOGIA GATE-ALL-AROUND

En la superficie, la puerta se asemeja a un MOSFET, donde hay una puerta entre la fuente
y un desagüe. Además, gate-all-around también consiste en un finFET. Pero a diferencia
del finFET de hoy, donde las aletas están en forma vertical, el finFET se gira hacia un
lado en la puerta de entrada. La puerta completa FET también incorpora tres o más
nanocables. Los nanocables, que forman los canales, se suspenden y se ejecutan desde la
fuente hasta el drenaje. Las dimensiones son increíbles.

El gran beneficio, según Fried, es que la capacidad es escalar la longitud de la puerta.

"Entonces, obtienes la envoltura completa y un poco de control electrostático", dijo.
"Gate-all-around también dice que obtendrás una escala de gate".

Diseño gate-all-around

Hay varias formas de hacer FET gate-all-around. En un flujo simple, un fabricante de

chips primero decide los materiales del canal para las estructuras pFET y nFET. Las
opciones para pFET son silicio, germanio (Ge) o SiGe. Para el nFET, se podría usar
silicio, SiGe, Ge o un material III-V. Ge y III-V tienen propiedades de movilidad más
altas que el silicio, pero estos materiales exóticos sufren problemas de defectos y
confiabilidad. Entonces, tal vez un enfoque más simple es usar silicio y / o SiGe. "El
germanio de silicio es un material más benigno que saltar a germanio y III-V", dijo Dan
Mocuta, director de dispositivos lógicos e integración en Imec.

Caso en cuestión: el proceso completo de la puerta de Imec comienza formando una

estructura súper enrejada sobre un sustrato CMOS a granel. La superestructura cuadrada
 de Imec consiste en una pila de capas alternas de SiGe y silicio. Idealmente, una pila
consistiría en tres capas de SiGe y tres capas de silicio.

Mejor comportamiento electrostático que el FinFET

El nuevo sistema de transistores y puertas cilíndricas debe contribuir, entre otras cosas, a
ofrecer un mejor comportamiento electrostático, lo que habilitará un transporte de
electrones más seguro y veloz, ofreciendo al mismo tiempo una mayor potencia de
procesamiento y un mayor ahorro energético, aunque obligará a cambiar la estructura
interna de los propios semiconductores.

Este nuevo sistema producirá una resistencia mayor que el actual FinFET, cilíndrico
frente a plano, y que las superficies de fricción aumentadas no beneficiarán a un mejor
funcionamiento de los procesadores.

4. BIBLIOGRAFÍA

Jean-Pierre Colinge, “FinFETs and Other Multi-Gate Transistors”, Ed Springer 2008.

J. Wang, C. Hutchens, J. Popp, J. Rowland and Y. Zhang J. Wang, C. Hutchens, J. Popp,

J. Rowland and Y. Zhang , “High-frequency FinFET model”.

Retrieved from https://icwww.epfl.ch/~demichel/publications/archive/2014/06923475.pdf

Semiconductor Engineering - What Transistors Will Look Like At 5nm. (2019). Retrieved
from https://semiengineering.com/going-to-gate-all-around-fets/