UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

Circuitos Electrónicos I

Alumno: Corrales Mino, Jimmy Abraham

Profesor: Medina Calderón, Alfredo
Código: 17190152
Año: 2019

1
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

 Marco Teórico :
 Transistor JFET:
El FET es un dispositivo semiconductor que controla un flujo de corriente por un canal semiconductor,
aplicando un campo eléctrico perpendicular a la trayectoria de la corriente. El FET está compuesto de una
parte de silicio tipo N, a la cual se le adicionan dos regiones con impurezas tipo P llamadas compuerta (gate)
y que están unidas entre si. Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente
(source) y el tercer terminal es la compuerta (gate) que ya se conoce. La región que existe entre el drenador
y la fuente y que es el camino obligado de los electrones se llama "canal". La corriente circula de Drenaje
(D) Fuente (S). Ver el gráfico. Este tipo de transistor se polariza de manera diferente al transistor bipolar.
El terminal de drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta o
gate se polariza negativamente con respecto a la fuente (-Vgg). A mayor voltaje -Vgg, más angosto es el
canal y más difícil para la corriente pasar del terminal drenador (drain) al terminal fuente o source. La
tensión -Vgg para la que el canal queda cerrado se llama "punch-off" y es diferente para cada FET El
transistor de juntura bipolar es un dispositivo operado por corriente y requieren que haya cambios en la
corriente de base para producir cambios en la corriente de colector. El FET es controlado por tensión y los
cambios en tensión de la compuerta (gate) a fuente (Vgs) modifican la región de rarefacción y causan que
varíe el ancho del canal. Físicamente, un JFET de los denominados "canal P" está formado por una pastilla de
semiconductor tipo P en cuyos extremos se sitúan dos patillas de salida (drenador y fuente) flanqueada por
dos regiones con dopaje de tipo N en las que se conectan dos terminales conectados entre sí (puerta). Al
aplicar una tensión positiva (en inversa) VGS entre puerta y fuente, las zonas N crean a su alrededor sendas
zonas en las que el paso de electrones (corriente ID) queda cortado, llamadas zonas de exclusión. Cuando
esta VGS sobrepasa un valor determinado, las zonas de exclusión se extienden hasta tal punto que el paso
de electrones ID entre fuente y drenador queda completamente cortado. A ese valor de VGS se le denomina
Vp. Para un JFET "canal N" las zonas p y n se invierten, y las VGS y Vp son positivas, cortándose la corriente
para tensiones mayores que Vp. Así, según el valor de VGS se definen dos primeras zonas; una activa para
tensiones negativas mayores que Vp (puesto que Vp es también negativa) y una zona de corte para tensiones
menores que Vp. Los distintos valores de la ID en función de la VGS vienen dados por una gráfica o ecuación
denominada ecuación de entrada. En la zona activa, al permitirse el paso de corriente, el transistor dará una
salida en el circuito que viene definida por la propia ID y la tensión entre el drenador y la fuente VDS. A la
gráfica o ecuación que relaciona estás dos variables se le denomina ecuación de salida, y en ella es donde se
distinguen las dos zonas de funcionamiento de activa: óhmica y saturación.

2
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

 Materiales:
 Resistencia
 Protoboard
 Jumpers
 Multímetro Digital
 Fuente de voltaje
 Conectores cocodrilo
 Potenciómetro
 JFET

3
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

 Procedimiento:
Comenzaremos armando el circuito en el Protoboard, el circuito consta de un transistor
JFET con resistencia en Drain los cuales están conectadas a una fuente variable.

Para cada valor de voltaje que variemos en la fuente de alimentación, tendremos que hallar
voltajes y corrientes.

 Experimentalmente

4
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

Para RD = 1448Ω
VDD VDG VDS VRD
0.5v 128mv 128mv 372mv
1v 164mv 164mv 730mv
2v 585mv 585mv 1.414v
3v 1.008v 1.008v 1.987v
4v 1.694v 1.694v 2.299v
5v 2.637v 2.637v 2.367v
6v 3.66v 3.66v 2.391v
8v 5.58v 5.58v 2.41v
10v 7.6v 7.6v 2.42v

Para RD = 980Ω
VDD VDG VDS VRD
1v 352mv 352mv 637mv
2v 805mv 805mv 1.193v
3v 1.468v 1.468v 1.529v
4v 2.423v 2.423v 1.598v
5v 3.392v 3.392v 1.616v
6v 4.321v 4.321v 1.625v
8v 6.374v 6.374v 1.635v
10v 8.351v 8.351v 1.64v

Para RD = 467Ω
VDD VDG VDS VRD
0.5v 264mv 264mv 236mv
1v 556mv 556mv 440mv
2v 1.291v 1.291v 706mv
3v 2.234v 2.234v 759mv
4v 3.236v 3.236v 770mv
5v 4.301v 4.301v 775mv
6v 5.2v 5.2v 777mv
8v 7.25v 7.25v 781mv
10v 9.212v 9.212v 783mv

5
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

 Teóricamente:

6
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

Circuito II:

Armamos el circuito en el protoboard, este consta de un transistor JFET con

resistencias en Drain, Soruce y Gate está dividido por R1 y R2 lo cual se puede
resolver usando Thevenin.

Nos piden hallar valores de voltajes y corrientes

Experimentalmente:

VR1 VR2 VRD VRS VDS VGS

15v 0.91v 7.64v 0.92v 8.47v 0.0852v

7
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA Y TELECOMUNICACIONES

Teóricamente:

 Conclusiones:

 Notamos que valores experimentales y teóricos sus valores varían de forma

mínima.
 Para un transistor JFET a comparación de un BJT utiliza resistencias más
altas en orden de Kilo y Mega Ohmios.
 La corriente que pasa por Gate tiende a 0 pues el Voltaje VGS esta
polarizado inversamente.
 Al ser negativo VDS este trabaja como una llave cerrada que no permite
pasar flujo de portadores minoritarios.