Modelos para análisis de

integridad de la señal:
IBIS

RICARDO MARCO HERNÁNDEZ

CURSO DE DOCTORADO DE INTEGRIDAD DE LA SEÑAL
DOCTORADO DE INGENIERÍA ELECTRÓNICA. UNIVERSIDAD DE VALENCIA

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007.

 ÍNDICE
• Definición de IBIS.
• Behavioral vs. Structural Modeling.
• ¿Por qué IBIS?.
• Historia de IBIS.
• Componentes básicos de un fichero IBIS.
• Versiones IBIS: complejidad.
• Ejemplo de un fichero IBIS.
• Generación de los ficheros IBIS.
• Software de simulación para IBIS.
• Conclusiones.
• Referencias.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 2

 ¿QUÉ ES IBIS?

• IBIS: Input/Output Buffer Information Specification.

• Estándar para la descripción del comportamiento analógico de
los buffers de los componentes digitales.
• Los ficheros IBIS son ficheros de texto (ASCII) que contienen
datos en un formato determinado especificados según el
estándar (ANSI/EIA-656 A, IEC 62014-1).
• Los ficheros IBIS no son modelos en sí mismos: contienen
datos que son utilizados por los modelos y algoritmos de los
simuladores para integridad de la señal.
• Describen el comportamiento eléctrico sin revelar la estructura
o los parámetros de fabricación del buffer.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 3

 BEHAVIORAL VS. STRUCTURAL MODELING

• Clara necesidad de simular el comportamiento de las PCBs

para integridad de la señal.
• Las interconexiones entre ICs (pistas) pueden modelarse y
simularse sin dificultad a partir de la disposición física de las
mismas: modelo de línea de transmisión.
• Existen dos opciones para modelar las fuentes y las cargas de
éstas interconexiones (buffers).
• Structural model: para describir el comportamiento necesita
todos los detalles del buffer que modela (transistor level,
SPICE models).
• Behavioral model: describe el comportamiento sin necesidad
de conocer sus detalles internos (IBIS).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 4

 BEHAVIORAL VS. STRUCTURAL MODELING

• Structural Model:
– Comportamiento detallado de todos los nodos del circuito a partir de la
geometría y propiedades de los materiales.
– Revela datos importantes acerca del diseño(estructura, geometría y
proceso de fabricación): problemas de propiedad intelectual.
– Muy completo a nivel de diseño del circuito.
– No es práctico para simulación a nivel PCB para integridad de la señal:
demasiado lento (cientos de interconexiones con sus respectivas fuentes
y cargas).
• Behavioral Model:
– Comportamiento de los terminales externos del buffer.
– No revela información crítica acerca del diseño del buffer.
– Sin utilidad a nivel de diseño del circuito.
– Mucho más rápido para simulación a nivel PCB.
– Hasta ahora no había un formato estándar para este tipo de modelado.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 5

 ¿POR QUÉ IBIS?

• IBIS se basa en únicamente en las características I/V, V/t y del

encapsulado del componente (R, L, C).
– El fabricante puede especificar el comportamiento analógico sin revelar
aspectos del diseño.
– En IBIS se describen todos los pines del componente físico.
– Las simulaciones basadas en IBIS son mucho más rápidas (mejoras de
25 veces son comunes).
– Se tienen en cuenta aspectos no lineales de la estructura del buffer. Los
valores parásitos (R, L, C) del encapsulado pueden especificarse para
cada pin.
– Los datos necesarios para crear un fichero IBIS pueden obtenerse
fácilmente mediante simulación o mediciones estandarizadas.
– Formato IBIS compatible con la mayoría de simuladores.
– Simulaciones a partir de IBIS no tienen problemas de convergencia.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 6

 HISTORIA DE IBIS
• Se originó en Intel (1992) para simulaciones de integridad de la señal con
el bus PCI.
• Se forma el IBIS Open Forum (principales fabricantes de semiconductores
y de software EDA, 1993). Se lanzan especificaciones conforme se quieren
modelar nuevas tecnologías o características.
– V1.0: abril 1993.
– V1.1: junio 1993.
– V2.0: junio 1994.
– V2.1: diciembre 1994. ANSI/EIA-656, diciembre 1995. IEC 66014-1, mayo
1999.
– V3.0/3.1: junio 1997.
– V3.2: ANSI/EIA-656-A septiembre 1999.
– V4.0: julio 2002.
– V4.1: febrero 2004.
– V4.2: junio 2006.
• Modelos con especificaciones antiguas compatibles con nuevas
especificaciones (especificación básica v1.1).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 7

COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Diagrama de bloques básico para la descricpión de un componente según
IBIS (Versión 1.1: tecnologías TTL y CMOS).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 8

COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Diagrama de bloques básico para la descricpión de un componente según
IBIS (Versión 1.1: tecnologías TTL y CMOS).

Valores parásitos
(R,L,C) del encapsulado
de las entradas de
alimentación.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 9

 COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Diagrama de bloques básico para la descricpión de un componente según
IBIS (Versión 1.1: tecnologías TTL y CMOS).

•Valores parásitos (R,L,C) del

encapsulado.
•Diodos de bloqueo a Vcc y
GND: valores V/I.
•Tensiones umbrales de la
lógica de entrada (Vinh,Vinl).
•Capacidad entrada del buffer
(C_comp).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 10

 COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Diagrama de bloques básico para la descricpión de un componente según
IBIS (Versión 1.1: tecnologías TTL y CMOS).
•Valores parásitos (R,L,C) del
encapsulado.
•Capacidad entrada del buffer
(C_comp).
•Diodos de bloqueo a Vcc y
GND: valores V/I.
•Estructuras pullup y pulldown:
valores V/I, comportamiento
estático del buffer en estado alto
y bajo.
•Tiempos de subida y de bajada
del buffer: valores dV/dt.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 11

 COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Buffer de entrada:
– C_pkg, R_pkg, L_pkg: se definen los
valores típicos, mínimos y máximos
para el encapsulado (todos los pins).
Posteriormente, pueden definirse
valores específicos para cada pin.
– GND Clamp: tabla de valores de I
(típicos, mínimos y máximos) frente a
variaciones de V (desde –Vcc hasta
Vcc relativas a GND).
– Vcc Clamp: tabla de valores de I
(típicos, mínimos y máximos) frente a
variaciones de V (-Vcc a GND relativas
a Vcc, es decir,desde Vcc hasta 2Vcc
relativas a GND).
– C_comp: valor típico, mínimo y
máximo de la capacidad del buffer (no
incluye la capacidad parásita del
encapsulado).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 12

 COMPONENTES BÁSICOS DE UN FICHERO IBIS
• Buffer de salida:
– C_pkg, R_pkg, L_pkg y C_Comp como
en el caso anterior.
– Pulldown: tabla de valores de I (típicos,
mínimos y máximos) frente a
variaciones de V (desde –Vcc hasta
2Vcc relativas a GND).
– Pullup: tabla de valores de I (típicos,
mínimos y máximos) frente a
variaciones de V (-Vcc hasta 2Vcc
relativas a Vcc, es decir, desde -Vcc
hasta 2Vcc relativas a GND).
– Ramp: valores (típicos, mínimos y
máximos) de los ratios de tiempo de
subida y de bajada (dV/dt_r y dV/dt_f).
Se define como el cambio en tensión
(20%-80%) frente al tiempo que se
tarda en realizar el cambio.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 13

 COMPONENTES BÁSICOS DE UN FICHERO IBIS
• I/O Buffers y 3-State Buffers: tendrán los componentes tanto de los buffers
de entrada y como de salida (buffers triestado en alta impedancia se tratan
como si fueran buffers de entrada).
• Valores típicos, mínimos y máximos:
– Los valores máximos y mínimos incluyen tanto las variaciones en la
temperatura de operación como las derivadas del proceso de fabricación.
– Pueden darse en condiciones diferentes para diferentes temperaturas, por
ejemplo, comportamiento lento (min ramp) en buffer CMOS a altas
temperaturas frente a comportamiento lento (min ramp) en buffer TTL a bajas
temperaturas.
• Variación de V en tablas V/I:
– Pullup y Pulldown: variación entre –Vcc y 2Vcc porque son las tensiones
extremas que pueden darse en una línea de transmisión (línea en cortocircuito
y en circuito abierto respectivamente).
– Pullup y Vcc Clamp referenciados a Vcc dado que dependen de la tensión
entre pin de entrada/salida y Vcc (en realidad, Vtable = Vcc – Voutput).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 14

 VERSIONES IBIS: COMPLEJIDAD
• Versión 1.1: descripción básica de buffers de tecnologías bipolar y CMOS.
• Versión 2.1 añade nuevas funcionalidades a las anteriores que permiten
incluir nuevas características y tecnologías:
– Buffers diferenciales de entrada/salida.
– Tecnologías ECL.
– Buffers/componentes con más de un nivel de alimentación.
– Buffers de salida con variación no lineal de la tensión de salida (tecnología
GTL): tablas V-t además de Ramp.
– Simulación de ground bounce al compartir los buffers la misma tensión de
alimentación.
– Entrada pasiva (discrete terminator).
– Acoplamiento entre pins del encapsulado.
• Versión 3.2 añade nuevas funcionalidades:
– Electrical Board Description (EBD): descripción a nivel PCB (módulos de
memoria SIMM, módulos multichip, etc).
– Buffers de varias etapas.
– Descripción dinámica de los diodos de bloqueo.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 15

 VERSIONES IBIS: COMPLEJIDAD
• Versión 4.0 añade nuevas funcionalidades:
– Extensión del número máximo de puntos en las tablas V-t (de 100 a 1000).
– Características dinámicas para la especificación de las tensiones umbrales
(Vinh_ac, Vinl_ac, Tslew_ac, etc) de los buffers de entrada.
– Mayor especificación de C_comp: C_comp_pullpup, C_comp_pulldown,
C_comp_power_clamp, C_comp_gnd_clamp.
• Versión 4.2 añade nuevas funcionalidades:
– Posibilidad de definir modelos (circuitos) en tres lenguajes diferentes.
– SPICE, VHDL-AMS (Analog Mixed Signal VHDL) y Verilog-AMS (Analog
Mixed Signal Verilog).
– Lenguajes *-AMS se basan en ecuaciones para describir el comportamiento de
lo que modelan con lo que la simulación puede ser directa sin necesidad de
asumciones.
– Siguen siendo behavioral models (excepto SPICE).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 16

 EJEMPLO DE UN FICHERO IBIS
• Encabezado: información general acerca del fichero y de los
datos contenidos en él (versión IBIS, nombre del fichero,
revisión del fichero, fecha cración, origen de los datos,etc).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 17

 EJEMPLO DE UN FICHERO IBIS
• Componente: información del componente (nombre, fabricante, valores
parásitos, pin-out y relación entre pins y tipo de buffer).

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 18

 EJEMPLO DE UN FICHERO IBIS
• Model: descripción de
cada tipo de buffer.
– Tipo de buffer.
– Polaridad de las
señales generadas
por el buffer.
– Polaridad de la señal
de enable del buffer.
– Condiciones de
carga utilizados por
el fabricante para
simulación temporal
(Rref, Cref, Vref,
Vmeas).
– Valores C_comp.
– Varicación tensión
alimentación.
– Tablas V/I, Ramp,
V-t, etc.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 19

 EJEMPLO DE UN FICHERO IBIS

• Model: descripción de
cada tipo de buffer.
– Tipo de buffer.
– Tensiones
umbrales de la
lógica de entrada
(Vinl, Vinh).
– Valores C_comp.
– Varicación tensión
alimentación
(Voltage Range).
– Tablas V/I.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 20

 GENERACIÓN DE UN FICHERO IBIS
• En general el encargado de generar el
fichero IBIS será el fabricante del
componente (raramente el fabricante
del software EDA).
• Varias posibilidades de obtención de
los datos:
– Medidas extraídas del componente.
– Simulación a partir modelos SPICE de
los buffers.
– Traducción directa a partir de modelos
SPICE de los buffers (IBIS to SPICE
translation software)
• Poner los datos obtenidos según
formato IBIS.
• Análisis de la sintáxis del fichero IBIS
(IBIS parser software).
• Validación del modelo IBIS:
– Simular modelo IBIS con cargas
standard.
– Comparar resultados con simulación a
nivel de transistor (SPICE) con las
mismas cargas.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 21

 SOFTWARE DE SIMULACIÓN PARA IBIS
• Existen diferentes fabricantes de software de simulación para integridad de
la señal que pueden modelar el comportamiento de los buffers a partir de
modelos IBIS.
– Hyperlynx. Mentor (www.mentor.com).
– ICX-TAU. Mentor (www.mentor.com).
– Allegro PCB SI. Cadence (www.cadence.com).
– Quantum SI. Sisoft (www.sisoft.com).
– Compliance. Quantic-EMC(www.quantic-emc.com).
– AS-SIST. What-If Design Software. (what-if-software.com).
• En general este tipo de herramientas simulan el comportamiento de los
buffers a partir de diferentes tipos de modelos: IBIS, SPICE, VHDL-AMS,
Verilog-AMS o bien pueden combinar varios.
• Algunos de ellos importan los datos físicos del sistema a simular a partir
del layout de la PCB. Otros se integran directamente en el software de
diseño de PCB. En los más básicos se define directamente la geometría del
sistema a simular.
• Permiten analizar diferentes aspectos de la integridad de la señal mediante
diferentes herramientas a partir de la simulación de los modelos de los
buffers, componentes pasivos y pistas de PCB.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 22

 CONCLUSIONES
• IBIS permite la descripción analógica de los buffers de los componentes digitales.
• Mediante el estándar IBIS se puede modelar el comportamiento de cada buffer para
la simulación de la integridad de la señal a nivel PCB.
– Sin revelar aspectos de la estructura interna.
– Simulando más rápido que con los modelos estructurales (SPICE).
– Aportando información de todo el componente, no sólo del un buffer
determinado.
• La primera versión IBIS se creó en 1993. Se lanzan nuevas versiones compatibles
con las anteriores conforme se requieren describir nuevas tecnologías o
características.
• La información que contiene un fichero IBIS se organiza en bloques que permiten
la descripción a nivel de componente y de tipo y tecnología de buffer. En cada
buffer se habilitan bloques que para describir el comportamiento estático y
dinámico del mismo, así como sus componentes parásitos.
• Los ficheros IBIS suelen ser generados por el mismo fabricante del componente,
bien a partir de medidas directas o a partir de un modelo SPICE. Existe software
gratuito para comprobar la sintáxis del fichero. La validación del modelo IBIS suele
hacerse por comparación con la simulación del modelo SPICE.
• Los ficheros IBIS son utilizados ampliamente por los principales fabricantes de
software de simulación para SI con el fin de modelar el comportamiento de los
buffers.

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 23

 REFERENCIAS
• The IBIS Open Forum, IBIS Version 4.2, June 2006.
• The IBIS Open Forum, IBIS Modeling Cookbook For IBIS Version 4.0, September
2005.
• Muranyi, A., Introduction to IBIS models and IBIS model making, Intel
Corporation, November 2003.
• Perry, G., Mixed-signal HDLs put IBIS on steroids, EETimes, December 2002.
• Fisher, K., et al., Assesing and Improving the Quality of IBIS Models, High-
Performance System Design Conference, January 2002.
• Huq, S. B., Effective Signal Integrity Analysis using IBIS Models, High-
Performance System Design Conference, 2000.
• Ross, B., Practical Issues with IBIS Models, PCB Design Conference East,
September 1997.
• Huq, S. B., Ease System Simulation With IBIS Device Models, EDN, December
1996.
• Ross, B., et al., IBIS Models for Signal Integrity Applications, EETimes,
September 1996.
• Duehren, D., et al., I/O-buffer modeling spec simplifies simulation for high-speed
systems,., EDN, March 1995.
• Página web de The IBIS Open Forum: www.eigroup.org/ibis/

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007. 24

 Modelos para análisis de
integridad de la señal:
IBIS

RICARDO MARCO HERNÁNDEZ

CURSO DE DOCTORADO DE INTEGRIDAD DE LA SEÑAL
DOCTORADO DE INGENIERÍA ELECTRÓNICA. UNIVERSIDAD DE VALENCIA

Modelos para análisis de integridad de la señal: IBIS. 4 de mayo de 2007.