Marco Teórico

Circuitos MSI

La fabricación de circuitos integrados se clasifica de acuerdo al número de dispositivos

semiconductores que se introducen en la pastilla. En este sentido se tienen las
siguientes clasificaciones:

• SSI (Small Scale Integration) pequeña escala de integración: inferior a 12

• MSI (Medium Scale Integration) mediana escala: 12 a 99
• LSI (Large Scale Integration) gran escala : 100 a 9999
• VLSI (Very Large Scale Integration) muy gran escala : 10 000 a 99 999
• ULSI (Ultra Large Scale Integration) ultra gran escala: igual o superior a
100000.

Decodificadores:

Uno de los decodificadores más populares es el BCD a 7 segmentos. Este cuenta con 4
entradas para valores BCD y 7 salidas para manejar una pantalla de cristal líquido o de
LEDs. Cuando es de LEDs pueden tener dos configuraciones: ánodo común (CA) o
cátodo común (CC).

V1 V2
5V 5V
+V +V
a a
f
b
g Gnd f g b
V+
e c DISP1
e c DISP2
d abcdefg. d
abcdefg.

En el caso de la pantalla cátodo común, el común se conecta a tierra mientras para la

otra pantalla el común se conecta a Vcc. Para la configuración CC el decodificador
tiene sus salidas activas altas y para el CA son activas bajas.

Multiplexores:

Multiplexar se entiende como tomar datos de diferentes fuentes y enviarlos por un solo
medio. Un multiplexor recibe datos en sus múltiples entradas y las dirige a una salida.
Este concepto en MSI se describe como un selector de datos con entradas enviadas a
la salida mediante n selectores. Algunos C. I. tienen habilitadores que llevan la salida a
un nivel fijo sin importar el dato de entrada seleccionado o que ponen la salida en alta
impedancia. El que se muestra a continuación tiene tres selectores: S2, S1 y S0; 8
entradas de datos I7 hasta I0; un habilitador E (enable) y dos salidas Y y YN (salidas
complementarias ).
De multiplexores:

Este dispositivo dirige un dato a una de las salidas controladas por N selectores. Es
usual que venga con habilitadores activo bajo, activo alto y de alta impedancia entre
otras señales de control.
La siguiente figura muestra un demultiplexor de tres selectores A2, A1 y A0 capaces de
activar una de las 8 salidas negadas Q0 a Q7. Si los selectores tienen el valor binario B
activan la salida correspondiente con ecuación . Las salidas normalmente
están altas, solo son cero cuando E3=1, E2=0 y E1=0. Cualquiera de las entradas E se
puede usar para la entrada de datos del demultiplexor, como las salida Q están negadas
E3 se invierte mientras E2 y E1 al entrar invertidas salen normales.

Comparadores:

Los comparadores de magnitud actúan de forma similar a como una persona mira dos
números de la misma cantidad de cifras. Primero las cifras más significativas de cada
número y en caso de que sean iguales, busca en orden descendente hasta la cifra menos
significativa de los dos valores. El comparador empieza comparando A3 y B3 si una es
alta y la otra baja, el puede determinar que A > B ó que A < B sin necesidad de
verificar sus otras entradas; pero si son iguales, compara A2 y B2 con el poder de
determinar si uno es mayor o menor que el otro. Si estos presentan una igualdad
entonces recurre a A1-B1 y luego a A0- B0. Si todas estas entradas presentan una
igualdad, entonces recurre a las entradas IA>B, IA=B y IA<B, que son utilizadas para
conectar los comparadores en cascada y expandirle el rango en incrementos de 4 bits.
Cuando es un solo comparador, o para los 4 bits menos significativos, las entradas
IA>B y IA<B se conectan a cero y la entrada IA=B en uno.

Sumadores:

Internamente, un sumador utiliza 4 sumadores completos. Los sumando A1 y B1

pueden tener un acarreo externo de entrada C0 (Cin). Los sumandos A4 y B4 generan el
acarreo de salida C4 (Cout). El circuito es solo para prueba, para usarlo como sumador
se fija la entrada Cin a cero.
 Procedimiento:

• Armar un decodificador BCD a 7 segmentos clasificado para ánodo común o

cátodo común. Explicar que pasa si estos decodificadores no se usan con la
pantalla adecuada.

Aquí presentamos un decodificador ánodo común y otro cátodo común y a continuación

estableceremos las diferencias:

Gnd
V+
DISP2
DISP1
abcdefg.
V10 U2 abcdefg.
V19
V11 0V U3
V12 0V 74LS47 V18 0V 74LS48
A3 g V17 0V A3 g
V13 0V A2 f V16 0V
0V A2 f
A1 e 0V A1 e
A0 d A0 d
c c
b V15 b
V14 a a
0V 5V
test test
RBI RBO
RBI RBO

Si usáramos un decodificador ánodo común o un cátodo común con una pantalla

incorrecta no obtendríamos los resultados deseados y encendería los segmentos no
deseados ya que el ánodo común enciende con un 0 y el cátodo común con un 1, si
invertimos esto y conectamos incorrectamente una pantalla donde queremos que no
encienda estará encendido y donde queremos que encienda estaría apagado.

• Probar multiplexores de los que encuentre en el programa de diseño electrónico

y expandir el multiplexor probado al doble de su capacidad.
M u l t i p l e x o r
74LS253
Multiplexor 74253: Consta de 2 selectores (S0, S1), de 2 entradas habilitadoras I3a
I2a
OEa

(0Ea y 0Eb), cuatro entradas de datos (Ia) y cuatro entradas de datos (Ib) y dos I1a
I0a
Ya

salidas de datos Ya y Yb. Según el número introducido por los selectores saldrá S1
S0
el valor de la entrada equivalente a dicho número, por la salida Ya o Yb siempre I3b
I2b Yb
y cuando estas estén habilitadas (un cero en 0Ea o 0Eb). I1b
I0b OEb

DISP4
KPD6 KPD5
Multiplexor 74157: este tipo de multiplexor es un 9 A V22
5V
selector con capacidad para recibir dos datos de 4 4321 4321 U6 4321
74LS157
bits cada uno. El dato que se obtenga en la salida S
I1a
dependerá del dato que se seleccione mediante la I0a
I1b
Ya
I0b Yb
entrada S. este multiplexor cuenta con un habilitador I1c
I0c Yc
adicional. I1d
I0d Yd
E
V23
5V
M u l t i p l e x o r
Multiplexor 74251: este cuenta con 3 entradas y posibilidad de 8 salidas 74LS251
dependiente de cual de estas sea seleccionada mediante la combinación I7
I6
S2
S1
de las entradas S2, S1 y S0, este enviara una salida. Este multiplexor I5
I4
S0
OE
también cuenta con un habilitador, una salida normal y una salida negada. I3
I2
I1 Y
I0 Y
Multiplexor expandido:

KPD10 KPD9 KPD8 KPD7

0 0 0 0
U7
4321 4321 4321 4321
74LS157
S
I1a
I0a Ya
I1b
I0b Yb DISP5
I1c
I0c Yc
I1d U9
I0d Yd
E 74LS157
S 4321
I1a
V28 I0a Ya
0V I1b
I0b Yb
I1c
U8 I0c Yc
I1d
74LS157 I0d Yd
S E
I1a
I0a Ya V29
I1b 0V
I0b Yb
I1c
I0c Yc
I1d
I0d Yd
E

• Probar un demultiplexor de tres selectores. Expandir un multiplexor de 4

selectores a uno de 5.

KPD4 L1 L2 L3 L4 L5 L6 L7 L8

0 U5
74LS138
4321 74LS138
A2 Q7
A1 Q6
V24 A0 Q5
V25 Q4
0V Q3
V26 0V E3 Q2
0V E2 Q1
E1 Q0

Demultiplexor expandido a 4 entradas:

L24 L23 L22
L20 L10 L11 L12 L16 L17 L18 L19 L21 L28 L27 L26 L25
KPD19
U18
0 74LS138
4321 74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
V31 Q3
5V E3 Q2
+V E2 Q1
E1 Q0

U19
74LS138
74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
Q3
E3 Q2
E2 Q1
E1 Q0
Demultiplexor expandido a 5 entradas:

• Probar y expandir los comparadores que se encuentren en el programa de diseño

y explicar el valor jerárquico de cada una de las entradas de los comparadores
después de la expansión.

KPD14KPD13 KPD12KPD11 V27

5V
0 0 0 0 +V
U10
4321 4321 4321 4321 74LS85
74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

U11
74LS85
74LS85
A3 IA<B L13L14L15
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

Como se puede denotar en el diagrama el comparador U10 recibe los bits menos
significativos mientras que el U11 recibe los más significativos para así realizar la
comparación.
• Probar y conectar en cascada sumadores de 4 bits.

KPD18KPD17KPD16 KPD15
DISP6 DISP7
0 0 0 0
4321 4321 4321 4321 U12
74LS83 4321 4321
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

U13
74LS83
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

• Armar en un multiplexor el circuito correspondiente a la siguiente ecuación

__ V33
5V
X= AB+AC +V
KPD20
C B A X 0 L29
0 0 0 1
U20 4321
0 0 1 0 74LS251
0 1 0 1 I7
I6
S2
S1
I5 S0
0 1 1 1 I4 OE
I3
1 0 0 0 I2
I1 Y
1 0 1 0 I0 Y
1 1 0 0
1 1 1 1
 • Diseñe un sumador BCD completo, con acarreo de entrada y de salida.

KPD24 KPD23
0 0
4321 4321
U14
74LS83
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

DISP10
V32
5V
U15 +V
4321 74LS85
74LS85
V30 A3 IA<B
U16 5V A2 IA=B
74LS83 +V A1 IA>B
A4 A0
B3
A3 B2 A<B
A2 B1 A=B
A1 s4 B0 A>B
B4 s3
B3 s2
B2 s1
B1
Cin Cout

L9
U17B
U17A
 Conclusión

Tras haber realizado este reporte aprendimos algunas de las características de los
diferentes circuitos integrados que usamos en nuestra área, así como también
conocimientos sobre el expandimiento de los mismos y llegar a usar dichos circuitos
para soluciones de problemas lógicos.