UNSA­EPIS­Sistemas Digitales 

 
 
CUARTA UNIDAD
SISTEMAS SECUENCIALES

4.1 DEFINICIÓN

Los Sistemas Secuenciales son los sistemas en los que las salidas en cada instante son función no sólo
de las entradas en ese mismo instante, sino además del estado (entradas y salidas) anterior del sistema.
Sea la salida Qn en un cierto instante tn esta será:

Qn = f(a,b,...,Qn-1)

en la que a,b, ... son las entradas al sistema en ese instante tn y Qn-1 constituye el valor de la salida en el
instante previo tn-1. Estos sistemas requieren elementos de memoria capaces de guardar la información
previa. El multivibrador biestable, llamado flip-flop (FF), constituye uno de los componentes lógico-
digitales, capaz de cumplir dicho cometido. Un biestable es el elemento que tiene dos estados
distinguibles; si dispone de entradas de puesta a “1” (set) y puesta a “0” (reset), se denomina latch o
cerrojo. Los FF pueden lograrse, en principio, interconectando compuertas mediante lazos de
realimentación adecuados.

Un sistema secuencial posee 2n estados de entrada para n entradas (X1...Xn).Poseen además 2p estados
de salida para p salidas (Z1...Zp) y un número finito de estados internos (y1...ym) de ahí que sean
conocidos como autómatas finitos. Según la relación entre las salidas y los estados internos podemos
distinguir:

• AUTÓMATA de MEALY, las salidas se obtienen en función de las entradas y los estados internos:

Fig.4.1 Autómata de Mealy

• AUTÓMATA de MOORE, las salidas coinciden o dependen solo de los estados internos:

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

Fig.4.2 Autómata de Moore

Según la forma de realizar el elemento de memoria podemos encontrar tipos de sistemas secuenciales:

• Sistemas Secuenciales Asíncronos, actúan de forma continua en el tiempo, un cambio de las entradas
provoca cambios en las variables internas sin esperar a la intervención de un reloj.

• Sistemas Secuenciales Síncronos, su comportamiento se define en instantes discretos de tiempo, se

necesita una sincronización de los elementos del sistema mediante una señal de reloj, tren de pulsos
periódico. Las variables internas no cambian hasta que no llega un pulso del reloj.

Fig. 4.3.- Reloj

El cambio de las variables internas se puede producir de dos maneras en un sistema secuencial síncrono:

• Por niveles, cuando permiten que las variables de entrada actúen sobre el sistema en el instante en el
que la señal de reloj toma un determinado nivel lógico (0 ó 1).

• Por flancos, o cambios de nivel, cuando la acción de las variables de entrada sobre el sistema se
produce cuando ocurre un flanco activo del reloj. Este flanco activo puede ser de subida (cambio de
0 a 1) o de bajada (cambio de 1 a 0).

Fig. 4.4.- Tipos de sincronización

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

4.2 BIESTABLES

Se denominas biestable, al circuito lógico que pueda:

- Mantener un bit de información indefinidamente

- Modificar su contenido en función de algún tipo de entrada.

Dependiendo del tipo de dichas entradas los biestables se dividen en:

 Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.

 Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. El circuito
ha de disponer entonces de un mecanismo de sincronización que se realiza a través de una señal de
reloj que lo que hace es discretizar el tiempo, es decir, que en lugar de ver el tiempo como una
dimensión continua, los circuitos lo ven como una secuencia de instantes. Concretamente la señal de
reloj va tomando los valores 0 y 1 de manera cíclica y continua desde la puesta en marcha del
sistema hasta que éste se para. Usualmente se le conoce con la notación “clk” de la contracción de la
palabra inglesa “clock”

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de
bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los
activos por flancos los tipos JK, T y D.

4.2.1 Biestable RS

Su símbolo lógico se muestra a continuación. Tiene dos entradas S(set) y R(reset), y tiene dos salidas
complementarias Q (qn) y Q’, puede tener además una entrada CLK(reloj) activa por flanco o por nivel.

Fig.4.5 Diferentes tipos de FF RS

a) Asíncrono b) Síncrono por flanco de subida c) Síncrono por flanco de bajada
d) Síncrono por nivel alto e) Síncrono por nivel bajo

Se muestra a continuación la TV del FF RS

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

 Biestable RS asíncrono

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NO-O (NOR), según
se muestra en la siguiente figura:

Fig.4.6.- Biestable RS asíncrono con borrado prioritario

a) Biestables RS con puertas NO-O, b) tabla de verdad y c) símbolo normalizado

También se puede implementar con puertas NO-Y (NAND)

Fig.4.7.- Biestable RS asíncrono con encendido prioritario

a) Biestables RS con puertas NO-Y, b) tabla de verdad y c) símbolo normalizado

 Biestable RS síncrono activo por nivel alto

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

Fig. 4.8.- Circuito Biestable RS síncrono activos por nivel

Además de las entradas R y S, posee una entrada CK de sincronismo cuya misión es la de permitir o
no el cambio de estado del biestable.

Fig. 4.9.- Características del FF-RS activo por nivel alto

De manera análoga se comportará un FF-RS activo por nivel bajo

 Biestable RS síncrono activo por flanco de subida

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

Fig. 4.10 FF-RS activo por flanco de subida

4.2.2 Biestable D

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuya salida adquiere el valor de la
entrada D cuando se activa la entrada sincronismo. En función del modo de activación de dicha entrada
de sincronismo, existen dos tipos de biestables D:

 FF-D Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).

Fig. 4.11 FF-D activo por nivel alto

 FF-D Activo por flanco (de subida o de bajada).

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

Fig. 4.12 FF-D activo por flanco de subida

 FF-D Asíncrono
Adicionando entradas de control se puede llevar a este biestable a trabajar en modo asíncrono, las
entradas PR y CLR se llaman entradas asíncronas, pues independientemente de cómo esté la señal
de reloj, reiniciarán (pondrán un 1 en la salida) o despejarán (pondrán un 0 en la salida) el biestable.
Éste es el modo de funcionamiento asíncrono.

Fig. 4.13 FF-D activo por flanco de subida con modo asíncrono

La ecuación característica del biest able D (síncrono o asíncrono) que describe su comportamiento es:

y su tabla de verdad primitiva:

4.2.3 Biestable JK

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, J y K,
permiten al ser activadas:

 J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

 K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última
operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a
la vez, la salida adquirirá el estado contrario al que tenía. El biestable debe su nombre a Jack Kilby 
(inventor de los circuitos integrados en 1958 y Premio Nobel en física de 2000).
Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

J K Qt Q(t+1)
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0

 Biestable JK activo por flanco

Fig. 4.14.- Biestable JK activo por flanco ascendente

Fig. 4.15.- Biestable JK activo por flanco descendente

La ecuación característica del biestable JK que describe su comportamiento es:

 Biestable JK síncrono con entrada asíncronas

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

Fig. 4.16.- Biestable JK con entradas asíncronas

4.2.4 Biestable T

Dispositivo de almacenamiento temporal de dos estados (alto y bajo). El biestable T cambia de estado
("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se dispara. Si la entrada T está a
nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un
biestable JK, unión que se corresponde a la entrada T. La ecuación característica del biestable T que
describe su comportamiento es:

y la tabla de verdad:

4.2.4. Tablas de excitación de los biestables

A partir de una inspección simple de la tabla de verdad se construyen las tablas de excitación, que
definen que valor deberán tomar las entradas de control, para forzar al biestable a cambiar de
determinada manera el valor de la salida (bit almacenado)

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

4.3 DISEÑO DE SISTEMAS SECUENCIALES SÍNCRONOS EN BASE A BIESTABLES

a) Se definen las especificaciones de funcionamiento, normalmente con un diagrama de flujo.

b) Obtener la tabla de estados.
c) Se reduce el número de estados, es opcional.
d) Asignar valores binarios a cada estado de la tabla y obtener la tabla de transición.
e) Determina el número de FF necesarios y asignar un número a cada uno.
f) Escoger el tipo de FF a utilizarse
g) Mediante la tabla de transición se derivan las entradas de los biestables (tabla de excitación) y las
salidas. Estas son funciones combinacionales.
h) Se simplifican dichas funciones o se construyen usando dispositivos MSI o PLDs.
i) Dibujar el diagrama lógico.

Ejemplo Construir el siguiente autómata

Solución: Suponemos que las salidas de los FF son las salidas del circuito.
 Tabla de transición

 Tabla de estado: Como existen dos variables de estado interno q2q1 se necesitan dos elementos de
memoria, dos FF. Si elegimos biestables JK. Para cada uno de los biestables necesitamos deducir la
entrada J y la entrada K.

Mgter. Lucy Delgado 
UNSA­EPIS­Sistemas Digitales 
 
 

 Simplificando se tiene:

 El circuito sería:

Mgter. Lucy Delgado