Architecture des Ordinateurs

et Systèmes d’Exploitation

Cours n°2

La couche physique
De la porte logique au chemin de données

Ph. Leray 3ème année

 Portes logiques
= Composants de base d'un ordinateur

Porte Symbole Fonction Table de Vérité

In Out
In Out
NOT Out = In 0 1
1 0
A B Out
A 0 0 0
AND Out = A.B 0 1 0
NAND =
B 1 0 0 NOT AND
1 1 1
A B Out
0 0 0
OR Out = A+B 0 1 1
NOR =
1 0 1 NOT OR
1 1 1
A B Out
0 0 0
XOR Out = A⊕B 0 1 1
1 0 1
1 1 0

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Un peu d'algèbre de Boole
A+0 =A A.0=0
A+1=1 A.1=A
A+A=A A.A=A

A+A=1 A.A=0

AB = A + B A+B=A.B (théorèmes de Morgan)

A=A A + (A.B) = A
A + (AB) = A + B A (A + B) = A
(A+B)(A+B) = A+B

A⊕B = AB + AB
Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray
 Circuits d'aiguillage
• Multiplexeur (MUX) : Sélectionne l'entrée à envoyer en sortie
– Ex: 2 entrées Ex: 2n entrées

A MUX MUX
Out = A.S + B.S In n
B 2:1 2n 2 :1
S Out
S 0 A n
S
1 B

• Démultiplexeur (DMX) : Aiguille l'entrée sur la sortie n° S

– Ex: 2 sorties Ex: 2n sorties

In DMX A = In.S DMX

In n Out
1:2 B = In.S 1:2 2n

S A B
S n
0 In 0 S
1 0 In
Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray
 Sortie à 3 états
• Idée = aiguiller sans passer par un multiplexeur
• principe = être capable de désactiver la sortie d'un circuit
• en pratique : le circuit a une entrée supplémentaire OE
(Output Enable)
– Si OE=0, la sortie du circuit est désactivée (haute impédance)
– Si OE=1, le circuit fonctionne normalement

• Ex d'utilisation :
OE0
O0

… L'activation d'un des bits de (OE7…OE0)

O indiquera quelle sortie sera
OE7
validée et envoyée en O
O7

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Circuits de sélection
• Décodeur (DCD) : active la sortie dont le n° est donné en entrée
Ex: décodeur à 3 entrées I2 I1 I0 O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 0 0 0 0 0 0 0 1
I0 O0 0 0 1 0 0 0 0 0 0 1 0
I1 0 1 0 0 0 0 0 0 1 0 0
DCD 0 1 1 0 0 0 0 1 0 0 0
I2
3:8 1 0 0 0 0 0 1 0 0 0 0
1 0 1 0 0 1 0 0 0 0 0
O7 1 1 0 0 1 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0
• Codeur (COD) : donne le n° de l'entrée qui est activée

I0
O0
COD O1 Contraintes du COD :
8:3 O2
une seule des 8 lignes doit être active...
I7

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Circuits arithmétiques
• 1/2 additionneur :
A B R S
A 1/2 0 0 0 0
Somme 0 1 0 1
B ADD
1 0 0 1
1 1 1 0
Retenue

• Additionneur complet :
Rin Rin A B Rout S
0 0 0 0 0
0 0 1 0 1
A 0 1 0 0 1
ADD Somme
B 0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
Rout 1 1 0 1 0
1 1 1 1 1

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Résumé des circuits combinatoires
• Circuit combinatoire
⇔ construit avec des portes logiques
⇔ défini par une fonction logique
⇔ défini par une table de vérité

= Circuit "idéal" :
• pas de temps de propagation dans le circuit,
• la sortie "existe" dès que les entrées sont présentées

≠ Circuit "réel" : le passage de 0 à 1 n'est pas

• immédiat (temps de réponse)
• instantané (décharge de condensateurs)

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Circuits séquentiels
• Circuit séquentiel :
– prise en compte du temps
– la sortie du circuit dépend
» des valeurs d'entrée
» des sorties précédentes

• Ex = Bascule (ou bistable, ou flip-flop) D :

-
Q = valeur précédente de la bascule
+
Q = nouvelle valeur
D Q
CK D Q+
– si CK = 1, Q+ = Q-
1 X Q-
> CK 0 0 0
– si CK = 0, Q+ = D
0 1 1
(l'entrée D est validée par
Q
le front descendant de CK)

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Utilisation des bascules: registre
Ex : registre 8 bits = 8 bascules D
D7 D6 D0
Dc Qc DB QB DA QA
...
CK CK
> Qc
> QB
>CK QA

CK
Q7 Q6 Q0
• Mémorisation :
– si CK = 1, le registre continue de mémoriser Q7... Q0
– si CK = 0, mémorisation de la nouvelle valeur donnée par D7... D0

• Autres opérations possibles :

– décalage à droite, à gauche
– rotations
– compteurs

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Unité Arithmétique et Logique (UAL)
• Unité chargée
– des opérations arithmétiques :
» ADD (+), SUB (-), MUL (*), DIV (:), INC (+1), DEC (-1)
– des opérations logiques :
» AND, OR, XOR, NOT, CMP
» LSL, LSR, ASR (décalages)

A B
8 8

OF = Overflow Flag
Sélection de C0
CF = Carry Flag
Flag = "drapeau"
C1 = booléen décrivant
l'opération C2
ZF = Zero Flag
C3 UAL SF = Sign Flag l'état du résultat
PF = Parity Flag

8
R Résultat

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Chemin de données
Rappel de l'architecture de Von Neuman :

= Bus externes
Unité de Commande
Chemin de données
= circulation des données
sur les bus internes
Mémoire Unité de Traitement

BA
Bus internes
BD

UAL
Registres

BC

Entrées
BA = Bus d'adresse
BD = Bus de données
Sorties
BC = Bus de commande

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Chemin de données : schéma
Unité de Traitement
Bus 1
BA Adresse
RI(IE) RO(OE)
n TA(IE) Tamp A
AI(IE) n
INST
IP 1 0

SP M MUX Tamp B TB(IE)

0
1
OF

Flags
... C2C1C0
3 CF
ZF
Reg A UAL SF
Reg B PF
DO(OE) DIE(IE) FI(IE)

DII(IE)
Reg C
BD
Donnée

... Bus 2

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray

 Chemin de données : les composants
• Registres
– Adresse, Donnée
– INST, IP, SP (), constantes (0, 1, ...), Registres A, B, C, …
– Registres tampons (TampA, TampB)
– Registre des drapeaux de l'UAL (Flags)
• 2 Bus
• Signaux de commande
– Bus 1 : entrée (RO), sortie (AI, TA, TB)
– UAL : M (sélection de Donnée ou TampA), C (choix de
l'opération), FI (mise à jour des Flags)
– Bus 2 : sortie (DII, RI)
– Lecture/Ecriture : DIE , DO

Architecture des Ordinateurs et Systèmes d'Exploitation Ph. Leray