Professional Documents
Culture Documents
Laboratorio N° 02:
“Compuertas Lógicas”
1. OBJETIVOS
3. INFORMACIÓN TEÓRICA
A) FAMILIAS LÓGICAS:
Una familia lógica de circuitos integrados digitales monolíticos, es un grupo de
puertas lógicas (o compuertas) construidas usando uno de varios diseños
diferentes, usualmente con niveles lógicos compatibles y características de
fuente de poder dentro de una familia.
Tipos de familias lógicas: Dentro de las familias lógicas se encuentran
• DL (Lógica de Diodo) • ECL (Lógica de Acoplamiento de Emisor)
• RTL (Lógica de Resistencia-Transistor) • TTL (Lógica de Transistor-Transistor)
• DTL (Lógica de Diodo-Transistor) • IIL ó I2L (Lógica Inyección Integrada)
• MOS (Semiconductor Oxido Metal)
o PMOS (MOS tipo-P) o CMOS (MOS Complementario)
o NMOS (MOS tipo-N) o BiCMOS (CMOS Bipolar)
Tecnología TTL: Acrónimo Inglés de Transistor-Transistor Logic
Es una familia lógica o lo que es lo mismo, una
tecnología de construcción de circuitos
electrónicos digitales. En los componentes
fabricados con tecnología TTL los elementos de
entrada y salida del dispositivo son transistores
bipolares.
Características.
• Su tensión de alimentación característica dentro del rango: 4,75V - 5,25V.
• Los niveles lógicos: entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc
para el estado H (alto).
• La velocidad de transmisión entre los estados lógicos es su mejor base, si bien
esta característica le hace aumentar su consumo siendo su mayor enemigo.
Motivo por el cual han aparecido diferentes versiones de TTL como FAST, L
(bajo consumo), S (serie rápida schottky) LS (rápida de bajo consumo) , etc.
En algunos casos puede alcanzar poco más de los 250 MHz.
X Y X .Y X +Y X X .Y X +Y X ⊕Y X ⊕Y
0 0 0 0 1 1 1 0 1
0 1 0 1 1 1 0 1 0
1 0 0 1 0 1 0 1 0
1 1 1 1 0 0 0 0 1
4. DESARROLLO DE LA PRÁCTICA
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
________________________________________________________
4.5 Implementar la función lógica XOR utilizando las compuertas AND, OR y NOT:
: Implemente en protoboard el circuito de la figura 12.
: Manipule el estado de los conmutadores que representan las variables
binarias (A5 y B5), observe y anote el estado lógico del Led en la tabla 9.
0V 5V
5V 0V
5V 5V
0 1
1 0
1 1
________________________________________________________
________________________________________________________
________________________________________________________
4.6 Implementar la función lógica XNOR utilizando las compuertas AND, OR y NOT
: Implemente en protoboard el circuito de la figura 14.
: Manipule el estado de los conmutadores que representan las variables
binarias (A6 y B6), observe y anote el estado lógico del Led en la tabla 11.
0V 5V
5V 0V
5V 5V
0 0
0 1
1 0
1 1
: Para el circuito lógico de la figura 15, plantea y deduzca la expresión
algebraica que corresponde a la función lógica S1 en función de A6 y B6.
________________________________________________________
________________________________________________________
________________________________________________________
5. OBSERVACIONES
___________________________________________________________
___________________________________________________________
___________________________________________________________
6. CONCLUSIONES
___________________________________________________________
___________________________________________________________
___________________________________________________________
7. BIBLIOGRAFÍA
___________________________________________________________
___________________________________________________________
___________________________________________________________
8. ANEXO