Laboratório de Sistemas Digitais 2 – 1º/2011
Experimento 1:
REVISÃO DE MONTAGEM DE CIRCUITOS DIGITAIS
1 OBJETIVO
Fazer uma revisão do processo de montagem de
circuitos digitais com circuitos integrados (CIs) e
protoboard; relembrar as técnicas de montagem e
debug dos circuitos; e rever algumas características
dos circuitos digitais realizados na prática.
2 INTRODUÇÃO TEÓRICA
2.1 Circuitos TTL
Existem diversos tipos de circuitos capazes de
executar funções lógicas. Os circuitos integrados
utilizados neste laboratório pertencem à família de
circuitos TTL (Transistor-Transistor Logic), que são
os mais usados em sistemas de pequeno e médio
porte.
Os circuitos TTL são alimentados com uma
tensão de 5 volts, e os níveis lógicos são definidos
conforme mostrado na figura 1. Observe a diferença
entre os níveis de entrada e saída. O fabricante
garante que a saída de um circuito TTL estará entre 0
e 0,4 volts quando no nível lógico 0. Por outro lado,
ele garante também que um valor de entrada entre 0 e
0,8 volts será interpretado como um nível lógico 0.
Consequentemente, há um intervalo de 400 mV de
margem de ruído para o nível lógico 0. Isso significa
que um ruído de até 400 mV pode ser adicionado à
saída de um circuito sem perturbar o funcionamento
dos circuitos ligados àquela saída. O mesmo observa-
se para o nível lógico 1.
Figura 1 - Níveis lógicos de entrada e saída da família
TTL, na convenção de lógica positiva.
1
A interpretação puramente lógica dos circuitos
digitais é conveniente por sua simplicidade.
Entretanto, não devemos nos esquecer
completamente da natureza física das portas
representadas pelos símbolos lógicos. Uma
consideração muito importante é o atraso de
propagação das portas, isto é, o tempo necessário
para que sua saída mude, depois que uma entrada
mudou. Quando diversas portas são ligadas em
cascata, o atraso total de propagação é igual à soma
dos atrasos em cada porta. Assim, os atrasos de
propagação limitam a velocidade de operação de
qualquer sistema digital. Na família TTL, as portas
têm um atraso típico na ordem de 10 ns.
2.2 Porta Ou-Exclusivo
As portas OU-EXCLUSIVO ( A ⊕ B ) e NÃO-
OU-EXCLUSIVO ( A ⊕ B ) de duas entradas (figura
2) comparam dois bits. A saída da porta OU-
EXCLUSIVO será 1 se, e somente se, esses dois bits
forem diferentes; já saída da porta NÃO-OU-
EXCLUSIVO será 1 se, e somente se, esses dois bits
forem iguais (tabela 1). As expressões booleanas
associadas às portas OU-EXCLUSIVO e NÃO-OU-
EXCLUSIVO com duas entradas A e B são,
respectivamente, A ⊕ B = AB + A B e
A ⊕ B = AB + A B = AB + A B .
Figura 2 - Portas OU-EXCLUSIVO e NÃO-OU-
EXCLUSIVO
Tabela 1 – Tabela verdade das portas OU-
EXCLUSIVO e NÃO-OU-EXCLUSIVO.
A B A⊕B A⊕B
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1
Uma porta OU-EXCLUSIVO de várias entradas
terá a saída igual a 1 se tiver um número ímpar de
níveis lógicos 1 na entrada. Já uma porta NÃO-OU-
EXCLUSIVO de várias entradas terá a saída igual a
 Laboratório de Sistemas Digitais 2 – 1º/2011

1 se houver um número par de níveis lógicos 1 na O mapa de Karnaugh dessa função oferece
entrada. Assim, as portas OU-EXCLUSIVO e NÃO- pouca simplificação (figura 3).
OU-EXCLUSIVO são muito utilizadas para
comparar palavras em tomada de decisões. O
emprego do bit de paridade para a detecção de erros é
um exemplo típico de sua aplicação.

2.3 Aplicação de Multiplexadores

Multiplexadores são dispositivos com várias
entradas e apenas uma saída. A saída (S) é sempre
igual a uma das entradas (Di), a qual é escolhida com
base nos terminais de seleção (Ei).
Mas os multiplexadores também podem ser
utilizados na implementação funções booleanas. Eles
são particularmente convenientes para tal fim quando
a função a ser implementada é de natureza irregular,
e não permite muita simplificação. Em um caso
desses, o uso de multiplexadores em lugar de portas
lógicas convencionais resulta em um projeto mais
fácil, mais compacto e mais flexível. Uma função
booleana com múltiplos mintermos pode ser
implementada utilizando-se apenas um multiplexador
e algumas portas lógicas adicionais.
2.3.1 Exemplo
Vamos projetar um circuito que realize a função:
f = ABC D + ABC D + ABCD + A BC D + A BC D + A BCD + ABC D
Figura 3 - Mapa de Karnaugh da função f.
A figura 4 apresenta uma implementação da
função f usando apenas um multiplexador de 8 bits
(MUX-8) e uma porta inversora. Três das quatro
variáveis independentes são escolhidas para acionar
os terminais de seleção. Cada terminal de dado é
então acionado por uma das quatro funções lógicas
que a variável restante pode formar (D, D , 1 ou 0).
Note que, na tabela 2, o par de conjuntos entrada–
saída associado a cada um dos 8 terminais de entrada
do multiplexador se encontra circulado, e as funções
lógicas associadas a esses terminais aparecem
indicada.

A tabela verdade associada à essa função é

apresentada na tabela 3.

Tabela 2 - Tabela da função f.

Figura 4 - Implementação da função f com um MUX-8.

Em resumo, três variáveis (A, B e C, no

exemplo) foram arbitrariamente escolhidas para
acionar os terminais de seleção. A tabela-verdade foi
dividida em 23 = 8 blocos, dentro dos quais os
valores dessas 3 variáveis não mudam. A saída f,
dentro de cada um desses blocos, é função de D
apenas e, portanto, existem somente quatro
possibilidades: f = 0, f = 1, f = D ou f = D . Cada
terminal de dados do MUX é acionado com a função
do bloco correspondente.

2
 Laboratório de Sistemas Digitais 2 – 1º/2011

2.3.2 Técnica geral Durante muito tempo, a unidade de memória de

A técnica de implementação introduzida acima um computador digital era quase que exclusivamente
pode ser generalizada para uma função de n feita de núcleos magnéticos. Entretanto, devido ao
variáveis. Considere por exemplo um multiplexador grande avanço da tecnologia de semicondutores, os
de 8 terminais de dados como o da figura 5. A núcleos magnéticos vêm sendo rapidamente
expressão booleana da saída S é: substituídos pelas memórias a semicondutores.
Existem dois tipos básicos de memórias a
S = E1 E 2 E3 D0 + E1 E 2 E3 D1 + ... + E1 E 2 E3 D7 . semicondutores: as estáticas e as dinâmicas. As
memórias estáticas são construídas pelo agregamento
de flip-flops, ou bi-estáveis. O flip-flop é um
multivibrador bi-estável, que possui dois estados
estáveis, como seu próprio nome indica. Num estado,
a saída Q é igual a 1. No outro, ela é igual a 0.
Portanto, ele serve para armazenar um só bit de
informação. Dependendo da forma de gatilhamento,
o flip-flop é classificado como sendo do tipo RS, D,
T ou JK. No flip-flop SR, o estado de “Set” ou
“Reset” da entrada determina o estado da saída.
Ativando-se a entrada “Set”, teremos Q=1. Ativando-
se a entrada “Reset”, teremos Q=0. O flip-flop JK é o
Figura 5 - Ligações de um MUX-8 para a mais usado, devido a sua maior versatilidade. É
implementação de uma função de n > 3 variáveis. No essencialmente um flip-flop RS gatilhado, com uma
caso n = 3, é mais econômico o uso de um MUX-4. segunda ligação cruzada entre a entrada e saída.

Qualquer função de n > 3 variáveis pode ser escrita 2.4.1 Latch SR

na forma: O latch SR (figura 6), cuja tabela verdade é
apresentada na tabela 3, pode ser construído usando-
f ( A, B, C , D, E ,...) = A BCF0 (D, E ,...) + A BC F1 (D, E ,...) + ... + ABCF7 (D, E ,...) se duas portas NÃO-E (figura 7).

onde A, B e C são variáveis selecionadas

arbitrariamente dentre as n variáveis; e F0, F1, ..., F7
são funções das (n−3) variáveis restantes, portanto
mais simples que a função original, f.
A identificação dessas duas expressões conduz à
forma geral de implementação mostrada na figura 5. Figura 6 - Simbolo do latch SR.
No caso particular em que n = 4, as funções F0, F1,
..., F7 são funções da única variável restante (D), e
Tabela 3 - Tabela verdade do latch RS.
assim existem apenas 4 possibilidades: D, D , 1 ou 0.
Já para o caso n = 3, f estará na própria forma S R Q Q
canônica de mintermos e, portanto, os fatores F0, F1, 0 0 Proibido
..., F7 só podem ser sempre 0 ou sempre 1.
0 1 1 0
A mesma técnica pode ser naturalmente
1 0 0 1
estendida a multiplexadores com mais (ou menos)
1 1 Não há mudança
entradas. Um multiplexador de 16 entradas de dados,
por exemplo, pode implementar qualquer uma das 232
funções diferentes de 5 variáveis, com apenas uma Suponha que a entrada inicial é S R = 1 1.
única porta inversora adicional! Nesta situação, se fizermos S R = 0 1, teremos na
saída Q = 1. Se, entretanto, retornamos a entrada para
2.4 Flip-Flops SR e JK
Um dos elementos mais importantes de um S R = 1 1, a saída Q continuará sendo 1. Portanto,
sistema digital é a memória ou dispositivo para se o estado de entrada for 1 1, uma simples inspeção
armazenar informações, tais como: núcleos de saída indicará qual foi o último estado assumido
magnéticos, flip-flops, chaves, etc. pelas entradas S e R , desde que não se aplique a
combinação 0 0.

3
 Laboratório de Sistemas Digitais 2 – 1º/2011

Tabela 4 - Tabela verdade do flip-flop SR gatilhado

com portas NÃO-E.

S R T Q Q
0 0 1 Não há mudança
0 1 1 0 1
1 0 1 1 0
1 1 1 Proibido
Figura 7 - Implementação de latch SR com portas
NÃO-E.
* * 0 Não há mudança

No circuito da figura 7, observe que se 2.4.3 Flip-flop SR senhor-escravo

mudarmos de S R = 1 1 para 0 0, e a seguir
voltarmos para 1 1, a saída resultante poderá ser tanto
0 como 1. A saída, no caso dependerá dos atrasos
inerentes de cada porta, e portanto, não apresenta
interesse prático, já que o estado resultante não é
determinado pelas entradas ou estados passados.
A implementação de um flip-flop SR senhor-
escravo com portas NÃO-E e a tabela da verdade
correspondente são apresentados na figura 10 e
tabela 5 respectivamente.

2.4.2 Flip-flop SR gatilhado

O latch SR, discutido na seção anterior, muda de
estado assim que uma das entradas é alterada. A
mudança de estado pode ocorrer a qualquer
momento, por isso a operação é dita assíncrona. Figura 4 - Implementação de um flip-flop SR senhor-
Em outras aplicações, tais como operações em escravo.
um processador, os dados devem ser armazenados ou
Tabela 5 - Tabela verdade do flip-flop SR senhor-
lidos em instantes bem determinados, de maneira escravo
sincronizada com o relógio (ou clock) do sistema.
Nesse caso, o sistema é dito síncrono. S R Q Q
Um exemplo de dispositivo síncrono é o flip-
flop SR gatilhado (figura 8), no qual as mudanças de 0 0 Não há mudança
estado são realizadas sob o comando de pulsos do 0 1 0 1
relógio T (figura 9). Note que as entradas S e R têm 1 0 1 0
efeito sobre o estado do flip-flop somente quando T 1 1 Indeterminado
= 1. Quando T retorna a zero, a informação (estado)
anterior fica retida no flip-flop. A tabela verdade do Quando T=0, o estado de saída é igual ao estado
do flip-flop SR gatilhado é apresentada na tabela 4. de saída do flip-flop “SENHOR”, pois o terminal de
gatilhamento do flip-flop “ESCRAVO” é igual a 1.
Quando T=1, a informação de entrada é transferida
ao flip-flop “SENHOR”. Entretanto, esta informação
só será disponível na saída, quando T voltar a 0.
Portanto, a transferência de informação de S e R à
saída inicia-se com a subida de T para 1 e se
completa com a volta de T a 0 (figura 11). Cuidado
deve ser tomado para que a informação na entrada
não mude enquanto T=1.
Figura 8 - Implementação do flip-flop SR gatilhado
com portas NÃO-E.

Figura 51 - Forma de onda de T para o Flip-Flop SR.

Figura 3 - Forma de onda de T.

4
 Laboratório de Sistemas Digitais 2 – 1º/2011
2.4.4 Flip-flop JK senhor-escravo
O flip-flop JK é semelhante ao flip-flop SR
gatilhado, com uma diferença: para a entrada 11
haverá reversão de estados na saída com a aplicação
de um pulso em T (tabela 6). Isso elimina o estado
indeterminado encontrado no flip-flop SR. A notação
Qn indica o estado de saída antes do pulso em T
enquanto Qn+1 é a saída depois desse pulso.
Tabela 6 - Tabela verdade do flip-flop JK senhor-
escravo.
J K Q n+1
0 0 Qn
0 1 0 Conseqüentemente, um pulso com largura de
1 0 1 aproximadamente 30 ns será observado na saída. Tal
1 1
Qn
Uma implementação do flip-flop JK senhor-
escravo com portas NÃO-E é apresentada na figura
12. Note que este difere do flip-flop SR senhor-
escravo apenas pelas realimentações da saída para a
entrada. Com isso, o estado de entrada 1 1 apresenta
interesse prático, pois o comportamento da saída
torna-se perfeitamente conhecido.
Figura 6 - Flip-flop JK senhor-escravo.
Além da configuração senhor-escravo, existe
também a configuração gatilhado pela borda, em que
o dado de entrada é transferido para a saída na
transição positiva ou negativa do pulso do relógio.
Essa configuração não será abordada neste roteiro.
3 PARTE EXPERIMENTAL
3.1 Atraso de propagação
A finalidade deste item é investigar a existência
dos atrasos de propagação em portas.
Monte o circuito da figura 13.
5
Figura 7 - Verificação de atraso de propagação.
Enquanto A = 0, tem-se B = 1 e S = 0. Após a
chave chave ser pressionada (A = 1), a entrada B
ainda permanecerá no nível lógico 1 durante cerca de
30 ns, devido ao atraso nas 3 portas inversoras,. Após
decorrerem os primeiros 10 ns, tempo necessário
para a porta E responder, a saída S irá para o nível 1,
e permanecerá aí até que B finalmente mude para 0.
pulso não é visível, mas com a ponta lógica ligada,
este pulso será detectado e o diodo piscará de forma
perceptível.
Verifique o funcionamento deste circuito. Se a
ponta não for capaz de detectar pulsos de 30 ns,
aumente para 50 ns ou 70 ns, usando 5 ou 7 portas
INVERSORAS ao invés de 3. Note que o número de
portas inversoras deve ser ímpar, ou nenhum pulso
será observado na saída.
3.2 Detector de paridade de 4 bits
Um verificador de paridade tem sua saída em 1
se e somente se tiver uma quantidade par de entradas
em 1.
Projete e implemente um circuito que realize a
detecção de paridade de 4 bits. Isto é, projete um
circuito com 4 entradas que tenha saída 1 apenas se
houver um número par de entradas em nível lógico 1.
3.3 Somador completo
Os multiplexadores de 4 entradas de dados são
encontrados como circuitos integrados em média
escala. Cada CI tem dois MUX-4, com entradas de
seleção em comum (figura 14).
Use um MUX-4 duplo para implementar um
somador completo. O somador completo é um
circuito com 3 terminais de entrada e 2 terminais de
saída (figura 15). Os terminais de saída exprimem a
soma binária das 3 entradas. Use diodos emissores de
luz e chaves lógicas para testar seu circuito.
 Laboratório de Sistemas Digitais 2 – 1º/2011
Figura 8 - Um MUX-4 duplo pode ser usado para
implementar um SC, embora esse circuito seja também
fabricado em forma integrada.
Figura 95 - Símbolo do somador completo.
3.4 Flip-flop JK senhor-escravo
Monte o circuito do flip-flop JK senhor-escravo
descrito na figura 12. Verifique a tabela verdade do
verdade deste circuito.
A seguir, aplique, nas entradas J e K, níveis
convenientes para que uma sequência de pulsos
aplicadas em T (por exemplo, uma onda quadrada)
apareça com metade da frequência na saída Q. Ligue
a saída Q e a sequência de pulsos nos LEDs para
verificar a relação entre estes dois sinais (sugestão:
utilize o clock de 1 Hz como sequência de pulsos).
Por fim, utilize o Circuit Maker para ver o
gráfico que poderia ser obtido no procedimento
anterior caso tivéssemos um osciloscópio no
laboratório. Utilize o dispositivo PULSER para gerar
a onda quadrada e dois dispositivos SCOPE (um na
entrada e outro na saída) para gerar os gráficos.
4 INSTRUÇÕES PARA A REALIZAÇÃO DO
EXPERIMENTO
4.1 Pré-relatório
O pré-relatório deve ser feito em grupo de no
máximo dois alunos e deve ser feito à mão.
6
Apresente uma breve análise teórica do que se
espera obervar no item 3.1, esboçando as formas de
onda de entrada e saída que devem ser encontradas
neste experimento. Anote o código dos CIs a serem
utilizados e a pinagem de cada porta.
Projete os circuitos dos itens 3.2 e 3.3.
Apresentea as tabelas-verdade e o diagrama dos
circuitos. Anote o código dos CIs a serem utilizados
e a pinagem de cada porta.
Apresente uma breve análise teórica do que se
espera obervar no item 3.4, esboçando as formas de
onda de entrada e saída que devem ser encontradas
neste experimento. Anote o código dos CIs a serem
utilizados e a pinagem de cada porta.
Em cada item, deve-se apresentar todos os
passos do projeto de cada circuito, incluindo tabelas
verdade, mapas de Karnaugh e equações de
excitação, quando aplicável, além do esquemático.
Para cada circuito, apresente também o
esquemático projetado no software Circuit Maker (ou
similar), impresso e anexado ao pré-relatório. Note
que, na simulação do item 3.1, não será observado
um pulso na saída, a não ser que as portas lógicas não
sejam ideais (isto é, simulem um atraso). Para
simular a divisão de frequência no circuito do item
3.4, o dispositivo PULSER para gerar uma onda
quadrada e dois dispositivos SCOPE (um na entrada
e outro na saída) para gerar os gráficos. Apresente
esses gráficos.
4.2 Realização do experimento
Cada grupo deve seguir o procedimento
apresentado no item 3 deste roteiro. Cada um dos 4
circuitos valerá 25% da nota do visto. Só serão
aceitos circuitos que estejam funcionando
integralmente. A cada circuito implementado, o
grupo deve chamar o professor ou o monitor para
verificar o funcionamento do circuito e anotar o
visto.
4.3 Relatório
O relatório é individual, deve ser feito à mão, e
consiste em responder ao questionário abaixo. Não é
necessário entregar um relatório formal, com
introdução, metolodogia, resultados, etc.
1) Por que acontece um pulso de 30 ns na saída do
último sistema implementado em sala de aula quando
se levanta a chave? (1 ponto)
2) O que aconteceria se o número de portas
inversoras fosse par? (0,5 ponto)
 Laboratório de Sistemas Digitais 2 – 1º/2011

3) Teoricamente, quando se abaixa a chave, deveria 8) Usando o mux de 4 entradas da figura abaixo e
também ser percebido um pulso? Justifique. Se a sua uma inversora, implemente a função lógica:
resposta foi negativa, explique por que alguns grupos
observaram esse pulso. (1 ponto) S = A’.B’ + A’.B.C’+ABC

4) Por que o pulso é visível com a ponta lógica, mas

não é visível diretamente no LED? Como essa
característica da ponta lógica será útil na montagem
de um sistema que trabalha com altas taxas de bits de
entrada e/ou saída? (0,5 ponto)

5) Como ficaria o circuito do item 3.2 usando

somente portas NÃO-E (com qualquer número de
entradas)? E como ficaria usando somente portas
OU-EXCLUSIVO de duas entradas? (1 ponto)
6) Como circuitos de verificação de paridade podem
ser úteis em sistemas de comunicação digitais? (tente
achar alguma informação sobre códigos com bits de
paridade, como o CRC) (1 ponto)
7) Explique, com suas palavras o funcionamento dos
multiplexadores. Você pode usar como exemplo um
mux de 4 entradas para facilitar a explicação. (1
ponto)
Dica: faça S0 = A e S1 = B. (1 ponto)
9) Repita a questão 8, desta vez sem usar o MUX-4,
e usando somente portas NÃO-E. (1 ponto)
10) Explique, com suas palavras, o funcionamento do
flip-flop implementado no experimento. (1 ponto)
11) Explique, usando palavras e formas de onda,
como o flip-flop JK mestre-escravo pode ser
utilizado para transformar uma onda quadrada de 1
kHz em uma onda quadrada de 500 Hz. (1 ponto)