Repblica Bolivariana de Venezuela Ministerio del Poder Popular para la Defensa Universidad Nacional Experimental de la Fuerza Armada Ingeniera

en Telecomunicaciones Asignatura: Laboratorio de Electrnica II Tutor: Ing. Jos Gustavo Len UNEFA Ncleo Zulia

PRACTICA N 2 AMPLIFICADOR MULTIETAPA BASADO EN BJT CON ACOPLAMIENTO CAPACITIVO

Elaborado por: Luis Palmar C.I. 18.920.533 Irmes Mendoza C.I. 10.445.986 Vicente Cantillo C.I. 14.523.649 Carlos Ros C.I. 13.758.902

Parte Terica 1. Dado el circuito de la figura N 1 determine las resistencias indicadas para la polarizacin de DC del transistor asumiendo lo siguiente:
         

 Por el anlisis de la recta de carga para un valor fijo de

2. Calcule el valor de lo siguiente

3. Utilizando el Valor comercial ms cercano al valor de resistencia mas calculado en el punto 1, determine lo siguiente. Asumiendo que ;  Valor Calculado Valor Comercial        
  

LKV

     



    

 

    

    

4. Utilizando el programa simulador de su preferencia, simule el circuito resultante del punto 3 y mida los valores indicados        
    

 

5. Llene la siguiente tabla Punto 2 7.2 V 1.2 V 6V 1.8 V 10 mA 40 uA 40 uA 0.6 V Punto 3 6.923 V 1.296 V 5.627 V 2.112 V 10.803 mA 54.014 uA 54.014 uA 0.6 V Punto 4 7.174 V 1.239 V 5.935 V 1.903 V 10.27 mA 53.92 mA 53.92 mA 0.664

Vc Ve Vce Vb Ic Ib=Ib1-Ib2 Ib=Ic/hfe Vbe

6. Dibuje el diagrama esquematico del Circuito Amplificador de I Etapa resultante

Vcc 12V +V

Rb1 22k

Rc 470

Q1 2N2222A

Rb2 4.7k

Re 120

7. Comparando el clculo inicial con el resultado final. En que porcentaje vario el punto de operacin determinado para el circuito Calculo inical=40 uA Resultado final=53.92 uA El punto de operacin final Ibq vari unos 13.92 uA con respecto al calculo inicial es decir hubo un cambio de 34.8% en el punto de operacin 8. Indique cual es el valor mnimo de Ib para que en el circuito anterior, el transistor entre en saturacin Para calcular el nivel de saturacin del colector para una polarizacin por divisin por voltaje se aplica un corto circuito entre las terminales de colector emisor y luego se calcula la corriente del colector resultante
 

El valor mnimo de Ib justo antes de la saturacin es:

 

9. Utilizando como primera etapa el circuito amplificador diseado en el punto N3, realice un circuito amplificador de 2 etapas donde la 2da sea igual a la primera 10. Calcule el valor de lo siguiente, utilizando el modelo re, sabiendo que la resistencia de carga tiene un valor de  a. b. c. d. Impedancia de entrada Impedancia de salida Ganancia de voltaje Ganancia de corriente
Vo
Bre Rb1 Rb2 22k 4.7k BIb Rc 470 R1 22k R2 4.7k Bre BIb R3 470 RL 1k

Vi

   

         

   



11. Calcule el valor de los condensadores de acoplamiento, asumiendo una frecuencia de corte bajo de 1000 Hz
C1 C2 C3

Vi
Bre Rb1 Rb2 22k 4.7k BIb Rc 470 R1 22k R2 4.7k Bre BIb R3 470

Vo

RL 1k

Re 1k

Ce

R4 1k

C4

C1=?
C1 Vi
Bre Rb1 Rb2 22k 4.7k

   



Ce=? Mediante fuente de prueba

Bre BIb

Rb1 Rb2 22k 4.7k

+ Re Ce 1k Vx -

Rc 470

R1 R2 Bre 22k 4.7k


BIb



RA

Re Ce 120

+ Vx -

Ry

LCK







 

 

C2=?
C2

BIb Rc 470 R1 22k R2 4.7k

Bre

  

C4=?
Bre BIb BIb

Vo

C4


BIb

C4

LCK

Rg

R4 120

Rh

Rc 470

R1 22k

R2 4.7k

R4 120

R3 470

RL 1k

 

  

 

 

C3=?
C3 Vo
R3 470

BIb

RL 1k

 

 

12. Simule el circuito diseado e introduzca una seal senoidal de 10 uV pico a la entrada del circuito y compare la seal de entrada con la de salida Seal de entrada
A: v3_1 10.00uV 7.500uV 5.000uV 2.500uV 0.000uV -2.500uV -5.000uV -7.500uV -10.00uV 0.000ms Measurement Cursors 1 2 v3_1 v3_1 X: 2.7503m X: 2.2441m X: -506.28u Y: -9.9857u Y: 9.9875u Y: 19.973u

0.500ms

1.000ms

1.500ms

2.000ms

2.500ms

3.000ms

3.500ms

4.000ms

4.500ms

5.000ms

Cursor 2 - Cursor 1

Seal de salida
A: c3_2 20.00mV 15.00mV 10.00mV 5.000mV 0.000mV -5.000mV -10.000mV -15.00mV -20.00mV 0.000ms Measurement Cursors 1 2 c3_2 c3_2 X: 3.2824m X: 2.7831m X: -499.30u Y: -16.166m Y: 16.146m Y: 32.312m

0.500ms

1.000ms

1.500ms

2.000ms

2.500ms

3.000ms

3.500ms

4.000ms

4.500ms

5.000ms

Cursor 2 - Cursor 1

La seal de salida del amplificador de 2 etapas al igual que la seal de entrada es una onda sinusoidal la cual a sido amplificada es decir a sufrido un incremento en su voltaje. Por consiguiente se puede afirmar que la ganancia en voltaje para el amplificador es de salida (16 mVp) es 1600 veces mayor que la seal de entrada.
 

es decir que la seal

14. Dibuje el diagrama esquemtico del circuito de 2 etapas resultante

Vcc 12V +V

Rb1 22k

Rc 470 C2 0.178uF +

R1 22k

R3 470 C3 0.108uF + Q2 2N2222A RL 1k

V3 -10u/10uV

C1 0.373uF +

Q1 2N2222A

1kHz +
RL 1k

Rb2 4.7k

Re 120

CE 69.379uF

R2 4.7k

R4 120

C4 36.947uF

Parte Practica 1. Monte en un protoboard el circuito diseado en el punto 6 e incluya los condensadores de acople (C1, C2 y Ce) calculados los mismos para una frecuencia de 1 KHz y una resistencia de carga de 1 K 2. Introduzca una seal senoidal de 10 mV y verifique la seal de salida
Vcc 12V +V

Rb1 22k

Rc 470 C2 0.1uF +

V2 -10m/10mV

C1 0.33uF +

Q1 2N2222A

1kHz

Rb2 4.7k

Re 120

3. Calcule la ganancia terica del amplificador y comprela con la ganancia obtenida en la practica

 

Ce 10uF

La ganancia obtenida en la practica es mucho menor que la obtenida tericamente dado que la ganancia calculada es la ganancia mxima que podra tener el amplificador en una frecuencia media, en cambio en la prctica se realizo con una frecuencia fija de 1000 Hz y el amplificador de una etapa arrojo una ganancia de 11.33 la cual esta por debajo de la frecuencia de corte inferior. 4. Dibuje la respuesta en frecuencia obtenida en el montaje 5. Qu conclusiones saca se su montaje? Una de las caractersticas del transistor bjt es que proporciona un voltaje de salida mayor al de entrada, una vez definido los niveles de voltaje y corriente dc se debe construir una red que establecer el punto de operacin deseado en nuestro caso en la practica el punto Q se encuentra en la regin activa. En nuestro montaje el diseo se basa en un amplificador de una sola etapa basado en BJT el cual esta alimentado por una fuente de 12 Vdc y polarizado por divisor de tensin, el voltaje Vo obtenido en la practica es mayor con respecto a la seal de entrada Vi, el anlisis en la respuesta en frecuencia determino que la ganancia del circuito aumenta o disminuye al variar la frecuencia de la seal de entrada, dicho anlisis nos proporciona una grafica la cual se observa que hay una frecuencia media donde la ganancia es mxima, una frecuencia de corte inferior que ocurre cuando la potencia de salida la mitad de la potencia mxima es decir la Fci ocurre cuando . y una frecuencia de corte superior que al igual que