Circuitos Seqenciais: Latches e Flip-Flops

Fabrcio Noveletto

Objetivos
Usar portas lgicas para construir latches bsicos Explicar a diferena entre um latch S-R e um latch D Reconhecer a diferena entre um latch e um flip-flop Explicar a diferena entre flip-flops S-R, D e J-K Usar flip-flop em aplicaes bsicas

Circuitos Seqenciais
Nos circuitos combinacionais, uma dada sada do circuito funo nica e exclusiva das suas entradas atuais. Nos circuitos seqenciais, elas so tambm funo da histria passada do circuito. Isso ocorre em funo do circuito seqencial apresentar elementos com capacidade de armazenamento de informao.

Circuitos Seqenciais
Na parte combinacional: recebe sinais externos e sadas dos elementos de memria No elemento de memria: armazena entradas anteriores, onde o elemento de memria o flip-flop.

Circuitos Seqenciais
Exemplos: Combinacional: Cadeados com cdigo. O cadeado ser aberto se, num tempo t, o cdigo especfico colocado nas entradas em t, desconsiderando o passado das entradas. Seqencial: Em um sistema de telefonia, uma chamada concretizada se, num instante t, ocorrer a discagem do ltimo nmero e os nmeros discados anteriormente (passado), corresponderem a seqncia correta do nmero do usurio desejado. Por exemplo, se o nmero do telefone do assinante for 3434-1587, o ltimo dgito discado deve ser o 7 e os anteriores devem ser discados na ordem 3, 4, 3, 4, 1 e 5.

Latch
O latch um dispositivo de armazenamento temporrio que tem dois estados estveis (biestvel). Os latches so similares aos flip-flops porque so dispositivos biestveis e que podem permanecer em um dos dois estados estveis usando uma configurao de realimentao, na qual as sadas so ligadas as entradas opostas. A principal diferena entre os latches e flip-flops o mtodo usado para a mudana de estado.

Latch R-S
As sadas das portas, em condies normais, esto sempre em nveis lgicos inversos. Existem duas entradas: SET a que seta Q para o estado 1; a entrada CLEAR (ou RESET) a que reseta Q para o estado 0. As entradas esto normalmente em repouso no estado ALTO, e uma delas pulsada em nvel baixo sempre que se deseja alterar as sadas do latch.

Latch R-S
As sadas das portas, em condies normais, esto sempre em nveis lgicos inversos. Existem duas entradas no latch: SET a que seta Q para o estado 1; a entrada RESET a que reseta Q para o estado 0. As entradas esto normalmente em repouso no estado ALTO, e uma delas pulsada em nvel baixo sempre que se deseja alterar as sadas do latch. Inicialmente, se SET = RESET = 1, pode-se levar a duas configuraes.

Latch R-S
Quando a entrada SET momentaneamente pulsada em nvel BAIXO, enquanto a entrada RESET mantida em nvel ALTO, h mudana nas sadas do latch. A figura abaixo demonstra essa mudana para uma das condies anteriormente vistas do latch.

Latch R-S
Duas portas NOR interligadas de modo cruzado podem ser usadas como um latch com portas NOR. Abaixo essa configurao exibida, de forma similar configurao do latch NAND, exceto pelo fato da mudana na tabela-verdade. Nesse caso, SET e CLEAR (RESET) so ativadas em nvel ALTO.

Latch R-S
Latch com portas NAND

Latch com portas NOR

Latch R-S
Latch RS simulado no Circuitmaker

Latch R-S Sncrono

Nos latches R-S anteriores, o usurio no tem controle sobre as entradas. Quando as informaes R e S acessam o latch, elas so imediatamente processadas sem nenhum tipo de controle. Para obter algum controle, o circuito do latch pode ser modificado, introduzindo-se uma entrada com a funo de habilitar (Enable) ou bloquear o latch.

Latch R-S Sncrono

(a) Latch R-S sncrono. (b) Smbolo. (c) Tabela de combinaes.

Latch R-S com entradas diretas

(a) Latch R-S com entradas diretas. (b) Smbolo.

Latch R-S com entradas diretas

Tabela de combinaes

Latch R-S com entradas diretas

Latch RS com entradas diretas simulado no Circuitmaker

Latch D
O latch R-S sncrono no consegue evitar o estado de oscilao quando os atrasos de propagao forem iguais e ocorrer a transio de R=S=1 para R=S=0. Introduzindo um inversor entre as entradas R e S, as mesmas sero complementares, fazendo com que o circuito atue na regio normal de operao. Tal circuito conhecido com latch D (latch transparente).

Latch D
A entrada comum das portas que implementam o circuito direcionador denominada entrada de habilitao (ENABLE). Se EN = 1, a sada Q ser igual entrada D (transparente). Se EN = 0, a sada Q no ser modificada (guarda o ltimo valor memria).

Latch D
(a) Tabela de combinaes. (b) Smbolo.

Latch D
Exemplo do comportamento de um latch D para as formas de onda dadas:

Latch D
Latch D com entradas diretas simulado no Circuitmaker

Latch Aplicao
Exemplo: O fenmeno conhecido como trepidao de contato (contact bounce) torna praticamente impossvel obter uma transio de tenso limpa com uma chave mecnica. As mltiplas transies no sinal de sada geralmente no duram mais do que alguns poucos milisegundos, mas podem ser inaceitveis em algumas aplicaes.

Latch Aplicao
Para evitar que a trepidao de contato afete a sada podese usar um latch NAND.

Flip-Flops
Latches controlados D e RS so ativados ou controlados pelo nvel lgico do sinal de controle. Isso significa que, enquanto o sinal de controle estiver ativando o latch, eventuais variaes das entradas D ou R e S sero percebidas pelo latch e este poder mudar de estado. Essa caracterstica particularmente imprpria para a construo de circuitos seqenciais sncronos, uma vez que em tais circuitos qualquer troca de estado deve ocorrer de maneira sincronizada com o sinal de relgio.

Flip-Flops
Os flip-flops so circuitos derivados dos latches, porm ativados pela transio do sinal de controle (borda). Isso faz com que um flip-flop permanea ativado apenas durante um intervalo de tempo muito pequeno, aps a ocorrncia de uma transio do sinal de controle. Nesse caso, uma eventual troca de estado s pode ocorrer durante esse breve intervalo de tempo em que o flip-flop est ativado. Entre duas transies sucessivas do mesmo tipo (ou subida ou descida) do sinal de controle, o flip-flop mantm o ltimo estado adquirido.

Flip-Flops
Dependendo de sua construo, um flip-flop pode ser disparado pela transio de subida ou pela transio de descida do sinal de controle. Nesse caso, pode-se dizer que flip-flops so disparados pela borda (subida ou descida), enquanto que latches so sensveis ao nvel lgico (alto ou baixo).

Flip-Flop D
(a) Flip-Flop D. (b) Tabela de combinaes. (c) Smbolo.

Flip-Flop D
Flip-Flop D simulado no Circuitmaker

Flip-Flop J-K (edge-triggered)

O flip-flop J-K gatilhado na transio de sinal clock (edge-triggered) um dos mais importantes circuitos seqenciais bsicos.

Flip-Flop J-K (edge-triggered)

(a) Tabela de combinaes. (b) Smbolo. (c) Entradas na transio. (d) Diagramas no tempo.

Flip-Flop J-K (edge-triggered)

Flip-Flop J-K simulado no Circuitmaker

Flip-Flop J-K (master-slave)

Esse circuito formado por dois latches, denominados mestre (master) e escravo (slave). Possui a mesma tabela de combinaes que o flip-flop J-K (edge-triggered), mas com convenes de tempos tn e t tn+1 diferentes. Jn, Kn e Qn correspondem aos valores de J, K e Q no tempo imediatamente anterior a subida do pulso, enquanto Qn+1 corresponde a sada no tempo posterior a descida do pulso.

Flip-Flop J-K (master-slave)

(a) Flip-Flop J-K (master-slave). (b) Diagramas no tempo

Flip-Flops: Aplicaes
Sincronizao usando Flip-Flops:
O sinal assncrono A pode produzir pulsos parciais em X.

Flip-Flops: Aplicaes
Sincronizao usando Flip-Flops:
Um flip-flop D disparado por transio negativa usado para sincronizar a habilitao da porta AND com a descida do clock.

Flip-Flops: Aplicaes
Deteco de uma Sequncia de Entrada:
Um flip-flop JK usado para responder a uma determinada sequncia de entrada.

Flip-Flops - Aplicaes
Alarme utilizando flip-flops simulado no Circuitmaker