TUTORIAL: Cmo grabar un diseo digital usando el ISE Foundation V10.

1
A continuacin encontrarn los pasos que hay que seguir para grabar su diseo en la tarjeta Lab digital FPGA de LabVIEW. 1. Despus que su cdigo no tenga errores y despus de haber simulado cada parte del circuito y el circuito entero tambin usted esta listo para grabar su diseo en una FPGA para hacer una prueba fsica. Lo primero por revisar es la FPGA donde se va a grabar el proyecto. Esto se hace al inicio de la configuracin de un proyecto pero si no lo ha hecho esto se puede hacer haciedo click derecho sobre la FPGA en la ventana de sources y escogiendo Device Properties. Se abrir una ventana como la muestra la siguiente figura:

En nuestro caso especfico que tenemos la Board Lab Digital FPGA de LabVIIEW la FPGA es la que se muestra en la figura anterior: Spartan3E / XC3S500E / FT256. Asegurarse de escoger en Prefered Language : VHDL. 2. Una vez configurada correctamente la FPGA que se va a usar se debe configurar los pines donde las entradas y salidas del circuito se van a conectar. Esta tarjeta tiene 8 interruptores, 4 pulsadores y dos display 7 segmentos idependientes donde podemos conectar las entradas y salidas del sistema. En la Board Lab Digital de LabVIEW estos

dispositivos estan conectados a unos pines especficos de la FPGA y son fijos. A continuacin se muestra una tabla con los dispositivos y sus respectivos pines.

Para programar estos pines en el proyecto se debe hacer un constraint de pines. Para ello se selecciona el archivo principal a implentar en la ventana de sources, se despliega el menu de Users Constraint en la ventana de process y se hace doble cklick en la segunda opcin. Si no funciona intente hacer doble click en la tercera opcin.

Esto abrir una ventana donde se le indica que un archivo de constraint .(archivos .ucf ) no esta asociado con el proyecto y se le pregunta que si quiere crear uno. Se debe hacer click en OK cuando salga este menu y aparecer una pantalla como la muestra la siguiente figura.

Los pines deben escribirse al lado de las entradas y salidas del sistema en la columna LOC (lado derecho de la imagen anterior). En la imagen hay un ejemplo de conexin de las entradas

enlos interruptores y la salidas en los LEDs. Si al escribir los pines estos no permanecen despus de pasar al otro terminal, lo ms probable es que tenga mal configurada el tipo de FPGA, el device o el package. Para solucionar esto debe repetir el paso 1 de este tutorial. Cuando termine guarde los cambios y cierre el archivo. 3. Despus de esto debe ejecutar la sntesis. Este proceso analiza su cdigo y trata de implementar un circuito que ejecute exactamente lo que usted escribio en el cdigo. Para ejecutar este proceso usted debe seleccionar su archivo principal en el ventana de sources y hacer doble click en Syntesis en la ventana de processes.

Si todo va bien, deben aparecer smbolos verdes de ok. Si hay algn error aparecern cruces rojas. Los errores se pueden leer en la pestaa de errores en el prompt, parte de abajo de la pantalla. Si el error esta en el cdigo al hacer click sobre las palabras de color esto lleva a la ubicacin del error. Tambin pueden aparecer warnings cuando aparecen seales de admiracin en amarillo. Los warnings tambin se pueden leer en el prompt en la pestaa Warnings. Algunos warnings se pueden ingnorar pero hay uno en particular: la generacin de latches. Su diseo debe ser totalmente combinacional y no debe haber ningn latch en el circuito. Desplegando el menu de Synthesis puede hacer click en View RTL Schematic para ver el

circuito que ha creado la herramemienta. La siguiente figura muestra un ejemplo:

4. Despus de la sntesis debe ejecutar el proceso de Implementacin. En este proceso el software toma los circuitos creados en la sntesis y chequea la posibilidad si este circuito puede configurarse dentro de la FPGA que se ha especificado junto a los constraints impuestos. Para ejecutar este proceso se debe hacer doble click en Impement Design en la ventana de Process.

5. El siguiente paso es generar el archivo de configuracin que va a hacer enviado a la FPGA. Esto se hace haciendo doble click en Generate Programing File en la ventana de process. Como ejemplo se muestra la siguiente figura:

6. El ltimo paso para grabar el diseo es configurar la FPGA . Para ello primero conecte la tarjeta Lab Digital FPGA de LabVIEW a la alimentacin mediante su adaptador. Conecte el cable USB al computador y a la tarjeta. Encienda la tarjeta con el interruptor ON/OFF. Despus despliegue el menu del proceso Configure Target Device en la ventana de process. Es muy importante que se doble click sobre la segunda opcin Manage Configuration Impact porque si escogen la primera pueden desconfigurar la tarjeta. En la siguiente figura se muestra el procedimiento correcto:

Este proceso abre un menu como el siguiente:

Asegrese de escoger la primera opcin, afortunadamente esta viene escogida por defecto. Dele clcik en finish. Esto iniciar la comunicacin con la tarjeta y una vez establecida se le preguntar por el archivo de configuracin.

El archivo de configuracin de la FPGA es un archivo .bit y tiene el mismo nombre del cdigo principal. Afortundamente es el nico archivo .bit en la carpeta del proyecto. Seleccionelo y dele click en open. Note usted que el IMPACT detecto dos chips Xilinx en la tarjeta: La FPGA XCS500e y otro chip que es una memoria. Despus de escoger el archivo de configuracin para la FPGA la herramienta pide el archivo de configuracin para la memoria:

Debido a que no tenemos un archivo para la configuracin de la memoria aqu hacemos click en cancel. Despus de este procedimiento aparece una ventana donde le podemos dar OK o Cancel. 7. El ltimo paso es bajar el archivo de configuracin hacia la tarjeta. Esto se hace

haciendo click derecho sobre la aplicacin cuando la FPGA esta en verde. Del menu esplegado escogemos Program y listo la FPGA ha sido configurada.

8.