Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Nombre: DNI: Firma:

Parte I. Principios bsicos

1. Minimizacin de funciones combinacionales a) (8 pts.) Usando el mapa de Karnaugh minimiza la funcin siguiente usando suma de productos F = W,X,Y,Z(0,2,4,6,8) + d(5,7,10,12) WX YZ 00 01 F = _____________________________________ b) (7 ptos.) Usando nicamente puertas NAND y NOT hacer el esquema del circuito 11 10 00 01 11 10

c) (10 Ptos.) Hacer la funcin anterior con decodificadores 3 a 8 (74x138) y puertas NAND

Pgina 1 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

2. Circuitos CMOS: funcin lgica a) (10 ptos.) Para la puerta CMOS que se representa en la figura de la derecha termina de rellenar la tabla que aparece en la parte inferior b) (5 ptos.) Indica la ecuacin que relaciona la salida Z con las entradas A yB

c) (5 ptos.) Dibuja el smbolo equivalente

A L L L L L L L L H H H H H H H H

B L L L L H H H H L L L L H H H H

C L L H H L L H H L L H H L L H H

D L H L H L H L H L H L H L H L H

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

Pgina 2 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

3. (35 ptos.) Para el circuito CMOS de la figura, para una carga de RL = 1K, CL = 50 pF, VL = 2 V y VCC = 4,5V, calcular: a) Los valores de RP y RN con ayuda de la tabla de caractersticas siguiente.

b) El tiempo de bajada (fall time) suponiendo que se mide entre el 90% y el 10% de la tensin de salida VOH c) El tiempo de subida (rise time) suponiendo que se mide entre el 10% y el 90% de la tensin de salida VOH,.

Pgina 3 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Pgina 4 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

4. (10 ptos.) Con un multiplexor de 4 entradas y una salida realizar la funcin siguiente: F=X+Y+C

5. (10 ptos.) Indicar qu funcin lgica realiza el circuito siguiente:

Pgina 5 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Parte II. Circuitos combinacionales y secuenciales

1. (30 ptos.) Realizar una ALU que a partir de dos entradas M0 y M1 haga las operaciones de la tabla siguiente sobre los operandos de cuatro bits A y B que estn en formato complemento a dos: M1 0 0 1 1 M0 0 1 0 1 Operacin A +B A-B B-A A+1

a) (15 Ptos.) Realizar el diseo con bloques genricos y las puertas que sean necesarias. b) (15 Ptos.) Realizar el circuito con el sumador 74283, 74153 que contiene 4xMUX 4:1 y 7400 que contiene 4 puertas NAND de dos entradas.

Pgina 6 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Pgina 7 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

2. (35 ptos.) Un sistema secuencial de tipo Moore acta de la forma siguiente:

a) Cuando aparece una seal de alarma (entrada A = 1) suena un claxon C y se enciende una lmpara L hasta que el operario pulsa una entrada de enterado E; con ello se apaga el claxon C b) Si la alarma sigue activa (A = 1), la lmpara L sigue encendida hasta que desaparezca la alarma. c) En todo caso, cuando desaparece la alarma (A = 0) la lmpara se pone intermitente hasta que el operario vuelve a pulsar por segunda vez el contacto de enterado E. Nota: El comportamiento descrito en el punto 3 permite al operario, una vez enterado de la situacin de alarma y si sta persiste, dedicarse a resolver tal situacin; finalizada la misma, la lmpara se mantiene intermitente para recordar al operario que debe anotar la hora de la misma en un libro de registros, antes de pulsar el segundo enterado.

a) (20 ptos) Dibujar el grafo de estados y hacer la codificacin de estados b) (8 ptos) Hacer la tabla de transicin/excitacin c) (7 ptos) Escribir las ecuaciones de excitacin y hacer el esquema del circuito usando puertas NAND, NOT y flip-flop tipo D

Pgina 8 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Pgina 9 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

Pgina 10 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

3. (10 ptos.) Dado el contador 74x163 y utilizando puertas bsicas realizar un circuito que cuente entre 8 y 15.

4. (10 ptos.) Dado los dos 74x194 (registros de desplazamiento serie/paralelo) hacer las conexiones necesarias para crear un contador Johnson de 8 bits.

Pgina 11 de 12

Electrnica Digital 1 Examen final 3 de julio de 2006

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA E.U. de Ingeniera Tcnica de Telecomunicacin

5. (15 ptos.) Con dos contadores 74x163 y utilizando las puertas bsicas necesarias realizar un circuito que divida la frecuencia del reloj de entrada por 144; o, dicho de otro modo, realizar un contador de mdulo 144. Si la frecuencia del reloj de entrada es de 20 Hz, Cul ser el tiempo transcurrido hasta el momento en el que el contador alcanza a su valor mximo de cuenta?

Pgina 12 de 12