CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA

CIRCUITO DECODIFICADOR DE 7 SEGMENTOS

Profesora Aura Polo. Grupo AN. 16-09-2011 Circuitos Digitales, Corporacin Universitaria de la Costa, Barranquilla

Resumen Mediante ayudas como tablas de verdad, compuertas lgicas, mapas de Karnaugh, y herramientas de simulacin como Multisim; se realizo un decodificador de siete segmentos el cual cumple con la lgica expuesta y dada por la tabla de verdad. As logrando dar como resultados nmeros reales que parten desde cero hasta nueve. Palabras claves Mapa de simulacin. Abstract With aids such as truth tables, logic gates, Karnaugh maps, and simulation tools such as Multisim, was made a seven-segment decoder which complies with the logic given by the exposed and the truth table. This result achieved real numbers that start from zero to nine. Keywords karnaugh, decodificador,

esencialmente circuitos de conmutacin integrados en un chip. COMPUERTA NOT

La puerta lgica NO (NOT en ingls) realiza la funcin booleana de inversin o negacin de una variable lgica. Una variable lgica A a la cual se le aplica la negacin se pronuncia como "no A" o "A negada". La ecuacin caracterstica que describe el comportamiento de la puerta NOT es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta NOT Entrada A 0 1 Salida 1 0

Karnaugh map, decoder, simulation.

1. Introduccin Por medio de un dispositivo visualizador podremos visualizar e implementar un decodificador y una serie de datos ingresados de forma manual y de esta manera se comprobar el desempeo de un circuito decodificador de siete segmentos. 2. Fundamentos Tericos COMPUERTAS LOGICAS Una puerta lgica, o compuerta lgica, es un dispositivo electrnico el cual es la expresin fsica de un operador booleano en la lgica de conmutacin. Cada puerta lgica consiste en una red de dispositivos interruptores que cumple las condiciones booleanas para el operador particular. Son

Se puede definir como una puerta que proporciona el estado inverso del que est en su entrada. COMPUERTA AND

La puerta lgica Y, ms conocida por su nombre en ingls AND ( ), realiza la funcin booleana de producto lgico. Su smbolo es

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA un punto (), aunque se suele omitir. As, el producto lgico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La ecuacin caracterstica que describe el comportamiento de la puerta AND es:

DECODIFICADORES Un decodificador es un circuito lgico combinacional, que convierte un cdigo de entrada binario de N bits en M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. La funcin bsica de un decodificador es detectar la presencia de una determinada combinacin de bits (cdigo) en sus entradas y sealar la presencia de este cdigo mediante un cierto nivel de salida. Un COMPUERTA OR ejemplo de aplicacin es el

Su tabla de verdad es la siguiente: Tabla de verdad puerta AND Entrada A Entrada B Salida 0 0 1 1 0 1 0 1 0 0 0 1

decodificador BCD a 7 segmentos. Este tipo de decodificador acepta cdigo BCD en sus entradas y proporciona salidas capaces de excitar un display de 7 segmentos para indicar un dgito decimal.

La puerta lgica O, ms conocida por su nombre en ingls OR ( ), realiza la operacin de suma lgica. La ecuacin caracterstica que describe el comportamiento de la puerta OR es:

RESISTENCIAS Son componentes electrnicos que tienen la propiedad de oponerse al paso de la corriente elctrica. La unidad en la que se mide esta caracterstica es el Ohmio y se representa con la letra griega Omega.

Su tabla de verdad es la siguiente: Tabla de verdad puerta OR Entrada A Entrada B Salida 0 0 1 0 1 0 0 1 1 En la figura se muestra un circuito decodificador de 7 segmentos de cuatro entradas y siete salidas con las cuales 3. Desarrollo experimental Display de nodo

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA realizaremos combinaciones que darn como salidas nmeros reales desde 0 a 9.

Para a:

AB\CD 0 0 00 01 11 10 Donde: 0= a, b, c, d, e, f 1= b, c 2= a, b, g, e, d 3= a, b, g, c, d 4= f, g, b, c 5= a, f, g, c, d 6= a, c, d, e, f, g 7= a, b, c 8= a, b, c, d, e, f, g 9= a, b, f, c, g 4. Clculos y anlisis De Resultados De acuerdo con las indicaciones dadas anteriormente se obtuvo: NUMERO 0 1 2 3 4 5 6 7 8 9 x x x x x x A B C D a b c d e f g 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x AB\CD 0 0 00 01 11 1 X Para d: AB\CD 0 0 00 01 11 10 X 1 X

0 1 1 X

1 1

1 0

X X

X X

Entonces la ecuacin booleana: a= ABCD + BCD Para b:

AB\CD 0 0 00 01 11 10 X

0 1 1 X

1 1

1 0 1

X X

X X

La ecuacin booleana: b= BCD + BCD Para c:

0 1

1 1

1 0 1

X X

X X

La ecuacin booleana: c= BCD

0 1 1

1 1 1

1 0

Luego se realizaron los respectivos mapas de Karnaugh para cada una de las salidas:

10 1 X X La ecuacin booleana:

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA d= BCD + BCD + BCD Para e: AB\CD 0 0 00 01 11 10 1 X 0 1 1 1 X 1 1 1 1 1 X X X X 1 0 Ver figuras en los circuitos. La figura 11 es un cdigo errado el cual no cumple con las funciones dadas debido a que pasa del lmite de nmeros que puede dar el circuito realizado ( numero 15 de la tabla de verdad) 1111. 5. Conclusiones Despus de haber realizado el taller, elaborado el circuito con su respectivo diagrama y la tabla de verdad llegamos a la conclusin de que los datos suministrados durante el mismo son exactamente correspondientes y cumplen con nuestras expectativas tanto en la parte terica como en la parte practica al utilizar un integrado decodificador y su respectiva visualizacin en el display. 6. Bibliografa

La ecuacin booleana: e= BCD + BCD+ AD Para f:

AB\CD 0 0 00 01 11 10 X

0 1 1 X

1 1 1 1 X X

1 0 1 X X

azul.bnct.ipn.mx/~pfuentes/codifica dores_decodificadores/codificadore s_decodificadores.htm Unicrom revista electrnica, compuertas bsicas, tutorial. Disponible en: http://www.unicrom.com/Tut_comp uertaor.asp www.fisc.utp.ac.pa/unidades/usi/ar chivos/nti/nti-1006.pdf

La ecuacin booleana: f= ABD + CD + ABC Para g:

AB\CD 0 0 00 01 11 10 X 1

0 1 1

1 1 1

1 0

X X

X X

La ecuacin booleana: g= ABC + BCD Con estos valores podemos realizar dicho circuito para as comprobar la tabla de verdad.

7. Anexos

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA

(FIGURA 1)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

(FIGURA 2)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA

(FIGURA 3)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

(FIGURA 4)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA

(FIGURA 5)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

(FIGURA 6)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA

(FIGURA 7)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

(FIGURA 8)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA (FIGURA 9)

R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

(FIGURA 10)
R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC FACULTAD DE INGENIERA (FIGURA 11)

R1 VCC 5V A U2A Key = Space B 7404N U4A U6A Key = Space C U17A Key = Space D U7A 7404N Key = Space X2 7408J U9A U11A 74LS11D U10A 7432N X4 74LS11D X3 2.5 V c U16A 7432N 74LS11D U14A U15A 74LS11D U13A 7432N 2.5 V d X7 U25A 2.5 V U26A g 7432N 2.5 V b 7432N U19A 7432N U18A X5 2.5 V e 7404N 74LS11D 7432N 74LS21N U8A 2.5 V a
A B C D E F G

U1A 7404N

U5A

X1

CA

U3

U12A

74LS11D

74LS11D U20A U23A 74LS11D U21A 7408J U22A U24A 7432N 7432N

X6 2.5 V f

74LS11D

10