Professional Documents
Culture Documents
Fig. 8-1: Representao de nmeros positivos e negativos O bit A6 chamado bit de sinal, ou seja, ele determina qual o sinal do nmero. Esse nmero possui magnitude de 6 bits mais um bit de sinal. Embora esse sistema seja direto, computadores e calculadoras no o utilizam normalmente porque a implementao do circuito mais complexa. O sistema de representao de nmeros binrios com sinal mais utilizado o sistema de complemento a 2. Forma do Complemento a 1 O complemento a 1 de um nmero binrio obtido substituindo-se cada 0 por 1 e cada 1 por 0. Isso pode ser visto a seguir: 101101 010010
Fig. 8-2: Representao de nmeros positivos e negativos usando complemento a 2 Negao A negao a operao que converte um nmero positivo no seu negativo equivalente ou um nmero negativo no seu positivo equivalente. Por exemplo:
Faixa de Representao do Complemento a 2: A faixa completa de valores que pode ser representada no sistema de complemento a 2 que tem N bits de magnitude :
Tabela 8-1:
Por exemplo, com N = 3 bits, a faixa de nmeros sinalizados mostrada na tabela 8-1. fica: Por exemplo, com N = 7 bits, mais um bit de sinal, a faixa de valores 100000002 = -27 = -12810 011111112 = 28-1 = +12710 Adio no Sistema de Complemento a 2 Vamos analisar vrios casos de adio: I) Dois nmeros positivos: A adio de dois nmeros positivos direta.
V) Dois nmeros iguais em magnitude mas de sinais contrrios: Subtrao no Sistema de Complemento a 2 A operao de subtrao no sistema de complemento a 2, na verdade, envolve uma operao de adio. Quando subtramos um nmero binrio (o subtraendo) de outro nmero binrio (minuendo), usamos o seguinte procedimento: - Negar o subtraendo. - Adicionar o nmero obtido ao minuendo. Por exemplo, +9 (+4) = +5
Overflow Aritmtico O overflow aritmtico ocorre quando temos, por exemplo, a adio de +9 e +8:
O resultado esperado seria +17 mas a resposta tem um sinal negativo e uma magnitude incorreta. A representao do 17 precisa de mais de quatro bits, ocasionando um erro de overflow. O overflow pode ocorrer sempre que dois nmeros positivos ou dois nmeros negativos esto sendo somados.
A diviso binria igual diviso decimal. A diviso de nmeros com sinal feita de maneira idntica multiplicao, onde os nmeros negativos so transformados em positivos atravs do complemento a dois.
A soma de cada dgito no gerou nenhum vai-um (carry). - Soma maior do que 9 Por exemplo, 6 + 7:
O resultado da soma no um cdigo BCD, j que o resultado um nmero maior do que 9. O resultado esperado seria 0001 0011 (13 BCD) e para corrigir isso devemos somar ao resultado o cdigo 0110 (6 BCD), ou seja:
Subtrao em Hexadecimal Um modo eficiente de representar nmeros binrios atravs dos nmeros hexadecimais. A subtrao hexadecimal utiliza o mesmo mtodo dos nmeros binrios: o complemento a dois do subtraendo somado ao minuendo e qualquer carry da posio MSD dever ser descartado. O complemento a dois de um nmero hexadecimal mostrado a seguir:
Podemos ver que cada bit das parcelas somado para gerar um bit no resultado da adio. No caso de um carry (vai-um), esse tambm somado, ou seja:
Fig. 8-4: Diagrama em blocos de um somador binrio paralelo O bloco SC #0 chamado somador completo porque soma bits A0 e B0 das parcelas e ainda um possvel bit C0 de carry. Projeto de um Somador Completo O bloco do somador completo possui trs entradas (A, B e CIN) e duas sadas (S e COUT). As entradas A e B so os bits a serem adicionados e CIN o carry do bit anterior. A sada S o resultado da adio e COUT a sada de carry, indicando um vai-um. A tabela 8-2 relaciona todos os possveis casos de uma adio.
Pelo mtodo do Mapa de Karnaugh podemos encontrar a expresso para S e COUT. A fig. 8-5 mostra o circuito de um somador completo (SC).
Fig. 8-5: Circuito lgico do somador completo de 1 bit A fig. 8-6 mostra um circuito de um somador paralelo completo de 4 bits com registrador.
Fig. 8-6: Circuito lgico do somador paralelo completo de 4 bits O procedimento para um operao de adio o seguinte: - Pulsar CLEAR para fazer registrador A = 0000; - Colocar a primeira parcela a ser somada nas entradas D3D2D1D0 (esse dado pode estar vindo de uma memria). Pulsar LOAD para que as entradas sejam transferidas para o registrador B; - Pulsar TRANSFER para a realizao da operao de adio do contedo do registrador A com o contedo do registrador B. Nesse caso, o valor de B transferido para A, resultando A = B; - Colocar a segunda parcela a ser somada nas entradas D3D2D1D0. Pulsar LOAD para que as entradas sejam transferidas para o registrador B; - Pulsar TRANSFER para a realizao da operao de adio do contedo do registrador A com o contedo do registrador B. O resultado da adio est no registrador A (sadas).
Exemplos ULAs:
Fig.: (a) Diagrama em bloco do somador paralelo de 4 bits 74HC283; (b) Conexo em cascata de dois 74HC283.
Somador paralelo usado para somar um nmero positivo (+) com um negativo (-) no sistema de complemento de 2:
Somador paralelo usado para realizar uma subtrao (A-B) usando o sistema do complemento de 2. Os bits do subtraendo (B) so invertidos e C0 = 1 para gerar o complemento de 2.
Conexo de somadores em cascata para somar dois nmeros decimais de trs dgitos:
Fig.: (a) Smbolo para o chip ALU 74LS382/HC382; (b) Tabela de funes que mostra como as entradas de seleo S determinam a operao que deve ser realizada sobre as entradas A e B.
Smbolos IEEE/ANSI para (a) um somador completo e (b) um CI somador paralelo de quatro bits (7483/74283):