Tecnologa FET y MOSFET Mejas Rubn

INTRODUCCIN El FET es un dispositivo semiconductor que controla un flujo de corriente por un canal semiconductor, aplicando un campo elctrico perpendicular a la trayectoria de la corriente. El FET est compuesto de una parte de silicio tipo N, a la cual se le adicionan dos regiones con impurezas tipo P llamadas compuerta (gate) y que estn unidas entre si. Ver la figura Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente (source) y el tercer terminal es la compuerta (gate) que ya se conoce. La regin que existe entre el drenador y la fuente y que es el camino obligado de los electrones se llama "canal". La corriente circula de Drenaje (D) Fuente (S). Ver el grfico. Este tipo de transistor se polariza de manera diferente al transistor bipolar. El terminal de drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta o gate se polariza negativamente con respecto a la fuente (-Vgg). A mayor voltaje -Vgg, ms angosto es el canal y ms difcil para la corriente pasar del terminal drenador (drain) al terminal fuente o source. La tensin -Vgg para la que el canal queda cerrado se llama "punch-off" y es diferente para cada FET

FET Canal N

FET Canal P

El transistor de juntura bipolar es un dispositivo operado por corriente y requieren que halla cambios en la corriente de base para producir cambios en la corriente de colector. El FET es controlado por tensin y los cambios en tensin de la compuerta (gate) a fuente (Vgs) modifican la regin de rarefaccin y causan que vare el ancho del canal.

Tecnologa FET y MOSFET Mejas Rubn

MOSFET: Metal Oxide Semiconductor Field Effect Transistor MOSFET significa "FET de Metal Oxido Semiconductor" o FET de compuerta aislada Es un tipo especial de transistor FET que tiene una versin NPN y otra PNP. El NPN es llamado MOSFET de canal N y el PNP es llamado MOSFET de canal P. Una delgada capa de material aislante formada de dixido de silicio (SiO 2 ) (tambin llamada "slice" o "slica") es colocada del lado del semiconductor y una capa de metal es colocada del lado de la compuerta (GATE) (ver la figura) En el MOSFET de canal N la parte "N" est conectado a la fuente (source) y al drenaje (drain) En el MOSFET de canal P la parte "P" est conectado a la fuente (source) y al drenaje (drain) En los transistores bipolares la corriente que circula por el colector es controlada por la corriente que circula por la base. Sin embargo en el caso de los transistores FET, la corriente de salida es controlada por una tensin de entrada (un campo elctrico). En este caso no existe corriente de entrada. Los transistores MOSFET se pueden daar con facilidad y hay que manipularlos con cuidado. Debido a que la capa de xido es muy delgada, se puede destruir con facilidad si hay alta tensin o hay electricidad esttica.

Tecnologa FET y MOSFET Mejas Rubn

Ventajas y desventajas del FET Las ventajas del FET pueden resumirse como sigue: Son dispositivos sensibles a la tensin con alta impedancia de entrada (del orden de 107 W). Como esta impedancia de entrada es considerablemente mayor que la de los BJT, se prefieren los FET a los BJT para la etapa de entrada de un amplificador multietapa. Los FET generan un nivel de ruido menor que los BJT. Los FET so ms estables con la temperatura que los BJT. Los FET son, en general, ms fciles de fabricar que los BJT pues suelen requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un mayor nmero de dispositivos en un circuito integrado (es decir, puede obtener una densidad de empaque mayor). Los FET se comportan como resistores variables controlados por tensin para valores pequeos de tensin de drenaje a fuente. La alta impedancia de entrada de los FET les permite almacenar carga el tiempo suficiente para permitir su utilizacin como elementos de almacenamiento. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes. Existen varias desventajas que limitan la utilizacin de los FET en algunas aplicaciones: Los FET exhiben una respuesta en frecuencia pobre debido a la alta capacitancia de entrada. Algunos tipos de FET presentan una linealidad muy pobre. Los FET se pueden daar al manejarlos debido a la electricidad esttica.

Tecnologa FET y MOSFET Mejas Rubn

Tipos de FET Se consideran tres tipos principales de FET: FET de unin (JFET) FET metal xido semiconductor de empobrecimiento (MOSFET de empobrecimiento) FET metal xido semiconductor de enriquecimiento (MOSFET de enriquecimiento) Con frecuencia el MOSFET se denomina FET de compuerta aislada (IGFET, insulated-gate FET). Operacin y construccin del JFET Al igual que el BJT, el FET es un dispositivo de tres terminales, pero solo tiene una unin pn en vez de dos, como en el BJT. El JFET de canal n, mostrado en la figura 4.1(a), se construye utilizando una cinta de material de tipo n con dos materiales de tipo p difundidos en ella, uno en cada lado. El JFET de canal p tiene una cinta de material de tipo p con dos materiales de tipo n difundidos en ella, como se muestra en la figura 4.1(b).

Para entender la operacin del JFET, se conecta el JFET de canal n de la figura 4.1(a) a un circuito externo. Se aplica una fuente de tensin, VDD, al drenaje (esta es anloga a la fuente de tensin VCC para el BJT) y se enva a tierra. Una fuente de tensin de compuerta, VGG, se aplica a la compuerta (aquella es anloga a la VBB para el BJT). Esta configuracin se muestra en la figura 4.2(a).

Tecnologa FET y MOSFET Mejas Rubn

VDD proporciona una tensin drenaje a fuente, vDS, que provoca una corriente de drenaje, iD, del drenaje a la fuente. La corriente de drenaje, iD, que es identica a la corriente de fuente, existe en el canal rodeado por la compuerta de tipo p. La tensin compuerta a fuente, vGS, que es igual a VGG crea una region desertica en el canal, que reduce el ancho de este y por tanto aumenta la resistencia entre drenaje y fuente. Como la unin compuerta fuente esta polarizada en inverso, el resultado es una corriente de compuerta nula. Variacin de la tensin compuerta a fuente en el FET El Fet es un dispositivo controlado por tensin y se controla mediante vGS. En la figura 4.4 se muestran las curvas caractersticas iD-vDS tanto para un JFET de canal n como para uno de canal p.

Tecnologa FET y MOSFET Mejas Rubn

Antes de analizar estas curvas, tmese nota de los smbolos para los JFET de canal n y de canal p, que tambin se muestran en la figura 4.4. Estos simbolos son iguales excepto por la direccin de la flecha. Conforme se incrementa vGS (ms negativo para un canal n y ms positivo para un canal p) se forma la regin desrtica y se cierra para un valor menor que iD. Por tanto, para el JFET de canal n de la figura 4.4(a), la iD mxima se reduce desde IDSS conforme vGS se hace ms negativo. Si vGS disminuye aun ms (ms negativo), se alcanza un valor de vGS, despus del cual iD ser cero sin importar el valor de vDS. Este valor de vGS se denomina VGSOFF, o tensin de estrangulamiento (VP). El valor de VP es negativo para un JFET de canal n y positivo para un JFET de canal p. Caractersticas de transferencia del JFET De gran valor en el diseo con JFET es la caracterstica de transferencia, que es una grfica de la corriente de drenaje, iD, como funcin de la tensin compuerta a fuente, vGS, por encima del estrangulamiento. Un mtodo til de determinar la caracterstica de transferencia es con ayuda de la siguiente relacin (ecuacin de Shockley):

(4.1) Por tanto, solo se necesita conocer IDSS y VP, y toda la caracterstica quedara determinada. Las hojas de datos de los fabricantes a menudo dan estos dos parmetros, por la que se puede construir la caracterstica de transferencia o utilizar la ecuacin 4.1 directamente. El parmetro de control para el FET es la tensin compuerta-fuente en lugar de la corriente de base, como en el BJT. La regin entre el estrangulamiento y la ruptura por avalancha se denomina regin activa, regin de operacin del amplificador, regin de saturacin o regin de estrangulamiento, como se muestra en la figura 4.5.

Tecnologa FET y MOSFET Mejas Rubn

La regin ohmica (antes del estrangulamiento) a veces se denomina regin controlada por tensin. El FET opera en esta regin cuando se desea un resistor variable y en aplicaciones de conmutacin. La tensin de ruptura es funcin de vGS as como de vDS. Conforme aumenta la magnitud entre compuerta y fuente (ms negativa para el canal n y ms positiva para el canal p), disminuye la tensin por ruptura. Con vGS = VP, la corriente de drenaje es cero (excepto por una pequea corriente de fuga), y con vGS = 0, la corriente de drenaje se satura a un valor iD = IDSS Donde IDSS es la corriente de saturacin drenaje a fuente. Circuito equivalente, gm y rDS Para obtener una medida de la amplificacin posible con un JFET, se introduce el parmetro gm, que es la transconductancia en directo. Este parmetro es similar a la ganancia en corriente (o hfe) para un BJT. El valor de gm, que se mide en siemens (S), es una medida del cambio en la corriente de drenaje para un cambio en la tensin compuertafuente. Esto se puede expresar como

(4.2)

Tecnologa FET y MOSFET Mejas Rubn

Se puede encontrar la transconductancia diferenciando la ecuacin (4.1), lo que da como resultado

(4.3) La resistencia dinmica en inverso, rDS, se define como el inverso de la pendiente de la curba iD-vDS en la regin de saturacin:

(4.7) El desempeo de un JFET esta especificado por lo valores de gm y rDS. Estos parmetros se determinan ahora para un JFET de canal n utilizando la curva caracterstica de la figura 4.7.

Si las curvas caracteristicas para el FET no estn disponibles, gm y vGS se pueden obtener matemticamente, siempre que se conozcan IDSS y VP. Por lo general, estos dos parmetros se incluyen en las especificaciones del fabricante. Se puede seleccionar una corriente de drenaje esttica, IDQ, que se halle entre 0.3 y 0.7 veces IDSS, lo cual ubica el punto Q en la regin ms lineal de las curvas caractersticas.

Tecnologa FET y MOSFET Mejas Rubn

Operacin y construccin del MOSFET En esta seccin, se considera el FET de metal xido semiconductor (MOSFET). Este FET se construye con la terminal de compuerta aislada del canal con el dielctrico dixido de silicio (SiO2), y ya sea en modo de empobrecimiento o bien de enriquecimiento. Estos dos tipos se definen y consideran en las siguientes secciones. MOSFET de empobrecimiento Las construcciones de los MOSFET de empobrecimiento de canal n y de canal p se muestran en las figuras 4.9 y 4.10, respectivamente.

En cada una de estas figuras se muestra la construccin, el smbolo, la caracterstica de transferencia y las caractersticas iD-vGS. El MOSFET de empobrecimiento se construye (como se muestra en la figura 4.9(a) para el de canal n y en la figura 4.10(a) para el de canal p) con un canal fsico construido entre el drenaje y la fuente. Como resultado de ello, existe una iD entre drenaje y fuente cuando se aplica una tensin, vDS. El MOSFET de empobrecimiento de canal n de la figura 4.9 se establece en un sustrato p, que es silicio contaminado de tipo p. Las regiones contaminadas de tipo n de la fuente y el drenaje forman conexiones de baja resistencia entre los extremos del canal n y los contactos de aluminio de la fuente (S) y el drenaje (D). Se hace crecer una capa de SiO2, que es un aislante, en la parte superior del canal n, como se muestra en la figura 4.9(a). Se deposita una capa de aluminio sobre el aislante de SiO2 para formar el material de compuerta (G).

Tecnologa FET y MOSFET Mejas Rubn

El desempeo del MOSFET de empobrecimiento, es similar al del JFET, como puede verse en las figuras 4.9(C) y 4.10(C). El JFET se controla por la unin pn entre la compuerta y el extremo de drenaje del canal. No existe dicha unin en el MOSFET enriquecimiento, y la capa de SiO2 acta como aislante. Para el MOSFET de canal n, mostrado en la figura 4.9, una vGS negativa saca los electrones de la regin del canal, empobrecindolo. Cuando vGS alcanza VP, el canal se estrangula. Los valores positivos de vGS aumentan el tamao del canal, dando por resultado un aumento en la corriente de drenaje. Esto se indica en las curvas caractersticas de la figura 4.9(C). MOSFET de enriquecimiento El MOSFET de enriquecimiento difiere del MOSFET de empobrecimiento en que no tiene

la capa delgada de material n sino que requiere de una tensin positiva entre la compuerta y la fuente para establecer un canal. Este canal se forma por la accin de una tensin positiva compuerta a fuente, vGS, que atrae electrones de la regin de sustrato ubicada entre el drenaje y la compuerta contaminados de tipo n. Una vGS positiva provoca que los electrones se acumulen en la superficie inferior de la capa de oxido. Cuando la tensin alcanza el valor de umbral, VT, han sido atrados a esta regin los electrones suficientes para que se comporte como canal n conductor. No habr una corriente apreciable iD hasta que vGS excede VT.

Tecnologa FET y MOSFET Mejas Rubn

La corriente de drenaje en saturacin se puede calcular de la ecuacin

(4.10) Polarizacin de los FET Los mismos circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear para los JFET y los MOSFET de empobrecimiento, la polaridad de vGS puede ser opuesta a la de la fuente de tensin del drenaje.

Cuando se selecciona el punto de operacin, no hay tensin de polaridad opuesta disponible de la fuente para cumplir con los requerimientos del circuito. Puede ser necesario descartar R2 de manera que solo se obtenga una tensin de la polaridad correcta. No siempre es posible encontrar valores de un resistor para lograr un punto Q en particular. En tales casos, seleccionar un nuevo punto Q puede proporcionar a veces una solucin al problema.

Tecnologa FET y MOSFET Mejas Rubn

CONCLUSION

Los transistores FET realizan la funcin de control de la corriente, comn a todos los transistores por ser caracterstica bsica, mediante una tensin aplicada en uno de sus terminales. Estn construidos con una zona semiconductora tipo P o N que une dos de sus tres terminales. El comportamiento de los transistores de efecto de campo se caracteriza por sus curvas caractersticas en las que se representa la corriente que entra o sale por el Drenador en funcin de la tensin aplicada entre ste y la Fuente. Estos transistores pueden ser empleados en los circuitos en una disposicin similar a la de los bipolares, es decir, en fuente comn, aunque la primera y la ltima son las ms utilizadas en la practica. En poca reciente ha aparecido en el mercado una nueva tecnologa de fabricacin de transistores MOS que reciben el nombre de VMOS a causa de la estructura geomtrica de sus diferentes regiones semiconductoras. Se emplean en amplificadores de potencia as como en conmutacin, haciendo la funcin de interruptor, gracias a la baja resistencia interna que poseen.