You are on page 1of 16

APOSTILA 3 LGICA DIGITAL

1 INTRODUO

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

Um computador digital uma mquina projetada para armazenar e manipular informaes representadas por algarismos ou dgitos que podem assumir dois valores distintos 0 ou 1, por isso so chamados de computadores digitais binrios, ou simplesmente, computadores digitais. Fisicamente, os valores 0 ou 1 so representados no computador pelas tenses 0,5 V ou 3,0 V, respectivamente. Estes valores so entendidos pelo computador respeitando uma faixa de tolerncia, uma vez que impossvel construir equipamentos ou chips que mantenham exatamente aquelas tenses. O computador fabricado com circuitos eletrnicos que precisam armazenar os sinais binrios e realizar certos tipos de operaes com eles. Estes circuitos so chamados de circuitos digitais e so formados por pequenos elementos capazes de manipular as grandezas binrias. Estes pequenos elementos so conhecidos como portas (gates) por permitirem (ou no) a passagem destes sinais, e os circuitos que contm portas lgicas so conhecidos como circuitos lgicos. Uma porta um elemento do hardware, que recebe um ou mais sinais de entrada e produz um sinal de sada, cujo valor depende da lgica estabelecida para sua construo.

PORTAS E OPERAES LGICAS


Uma vez que as variveis de entrada em uma porta lgica s podem ser 0 ou 1, possvel tabular as sadas correspondentes em uma Tabela Verdade, em funo da lgica da porta. Tambm possvel tabular uma Tabela Verdade para um circuito lgico.

Importante salientar que o nmero de entradas em uma porta no precisa ser necessariamente 2 (A e B), pois existem chips com mais entradas para uma mesma porta lgica. 12/05/06 - Pg. 1

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

2.1

Porta AND (E):

A porta AND definida como sendo o elemento que produz um resultado verdade (1) se e somente se todas as entradas forem verdade. O seu smbolo e a sua Tabela Verdade, ento so os seguintes: ENTRADA A B 0 0 0 1 1 0 1 1 SADA X=A.B 0 0 0 1

Uma das mais importantes utilidades desta porta a ativao de uma linha de dados para controlar o fluxo de bits em um computador (Ver Captulo 3).

Circuito integrado 7408 possui quatro portas AND.

2.2

Porta OR (OU):

A porta OR definida para produzir um resultado verdade (1) se pelo menos uma das entradas for verdade. O seu smbolo e a sua Tabela Verdade, ento so os seguintes: ENTRADA A B 0 0 0 1 1 0 1 1 SADA X=A+B 0 1 1 1

Circuito integrado 7432 possui quatro portas OR.

12/05/06 - Pg. 2

APOSTILA 3 LGICA DIGITAL


2.3 Porta NOT (NO ou INVERSOR):

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

A operao lgica NOT, tambm chamada de inversor ou complemento, inverte o valor do sinal binrio colocado em sua entrada. O seu smbolo e a sua Tabela Verdade, ento so os seguintes: ENTRADA A 0 1 SADA X=A 1 0
___

interessante observar que a conexo de dois circuitos inversores em srie produz, na sada, um resultado de valor igual ao da entrada.

Circuito integrado 7404 possui seis portas NOT.

2.4

Porta NAND (NOT AND):

A porta NAND definida como o complemento da porta AND, isto , a sada de um circuito NAND eqivale sada de um circuito AND passando por uma porta NOT. O seu smbolo e a sua Tabela Verdade, ento so os seguintes: ENTRADA A 0 0 1 1
__________ ____ ____

SADA

B 0 1 0 1
___

X=A.B 1 1 1 0
___

__________

Importante: A . B

A.B

A 0 0 1 1

B 0 1 0 1

X=A.B 1 1 1 0

__________

X=A.B 1 0 0 0

Circuito integrado 7400 possui quatro portas NAND. 12/05/06 - Pg. 3

APOSTILA 3 LGICA DIGITAL


Outras portas implementadas atravs de portas NAND:

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

DIAGRAMA 1

2.5

Porta XOR (EXCLUSIVE OR):

A operao XOR, abreviao de EXCLUSIVE OR, pode ser considerada um caso particular da funo OR, ou seja, sua definio: a sada ser verdade se exclusivamente uma ou outra entrada for verdade. No podem ambas entradas ser verdade e esta a diferena para os resultados da porta OR. ENTRADA A B 0 0 0 1 1 0 1 1 SADA X=A B 0 1 1 0

Circuito integrado 7486 possui quatro portas XOR.

2.6

Porta NOR (NOT OR):

Assim como a porta NAND, a porta NOR o complemento ou o inverso da porta OR. A sada de um circuito lgico NOR obtida ao se efetuar a operao lgica OR sobre as entradas e inverter o resultado. O seu smbolo e a sua Tabela Verdade, ento so os seguintes: ENTRADA A 0 0 1 1 12/05/06 - Pg. 4 B 0 1 0 1 SADA X=A+B 1 0 0 0
__________

APOSTILA 3 LGICA DIGITAL


A 0 0 1 1 B 0 1 0 1 X=A+B 1 0 0 0
__________

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores X=A+B 1 1 1 0
___ ___

__________

____ ____

Importante: A+ B

A+B

Circuito integrado 7402 possui quatro portas NOR. Outras portas implementadas atravs de portas NOR:

DIAGRAMA 2

ILUSTRAES SOBRE PORTAS LGICAS


As portas lgicas so comercializadas em circuitos integrados (CI) em SSI (Small Scale of Integration Pequena Escala de Integrao), sendo conhecidos como famlia 7400. Existem muitas outras utilizaes de portas lgicas em outras escalas de integrao (LSI e VLSI), porm elas ficam invisveis para o usurio, como por exemplo, dentro de memrias e microprocessadores.

12/05/06 - Pg. 5

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

Um multiplexador (MUX) conecta vrias entradas em uma nica sada. Em qualquer instante, selecionada uma das entradas para ser passada para a sada. A figura abaixo representa um circuito multiplexador com quatro entradas (I0, I1, I2 e I3) e apenas uma sada Z, conhecido como 4-para-1. A conexo entre a entrada e a sada realizada em funo do endereo codificado em A e B, conforme tabela-verdade: A 0 0 1 1 B 0 1 0 1 Z I0 I1 I2 I3

A figura ao lado representa um MUX que possui dois conjuntos de entradas, e um conjunto de sada, todas com 8 bits: Entrada A: Bits de A0 at A7 Entrada B: Bits de B0 at B7 Sada S: Bits de S0 at S7 O controle dado pela entrada C: No estado 0, habilita a entrada A e desabilita a entrada B No estado 1, habilita a entrada B e desabilita a entrada A. Observe que existe um inversor na entrada C que garante a habilitao de apenas uma das portas de cada vez. Este circuito pode ser utilizado para controle em um microcomputador, selecionando a fonte de dados (memria 1 ou memria 2, por exemplo) para o microprocessador. A porta XOR permite a fabricao de testadores de igualdade entre valores, por exemplo, para testar de modo rpido, se duas palavras so iguais. No exemplo da figura abaixo, se dois bits forem iguais, a sada deste circuito XOR ser FALSA (0). Neste caso, a sada do circuito OR que rene todas as sadas XOR ser FALSA, e este valor (0) no provocar nenhuma ao por parte da UCP. Caso apenas um par de bits apresente valores diferentes, a sada do seu XOR ser 1 e, conseqentemente do OR tambm ser 1, provocando a UCP a solicitar reenvio do dado.

12/05/06 - Pg. 6

APOSTILA 3 LGICA DIGITAL


4 EXPRESSES LGICAS APLICAO DE PORTAS

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

Uma expresso lgica pode ser definida como sendo uma expresso algbrica formada por variveis lgicas (binrias), por smbolos representativos de uma operao lgica (+, ., , etc.), por parnteses e por um sinal de igual. Por exemplo: F X Y Z . A Tabela Verdade deste circuito pode ser obtida a partir de todas as possibilidades de entrada e as respectivas sadas: ENTRADA SADA X Y Z F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 As expresses lgicas podem ser resolvidas como uma expresso aritmtica comum, levando-se em conta apenas a prioridade do AND (.) sobre o OR (+). O Teorema de Post define que possvel se encontrar uma funo lgica a partir da sua Tabela Verdade. Para isto temos o seguinte procedimento: Seleciona-se uma coluna de sada e apenas as linhas diferentes de zero desta coluna; Para cada linha ser definido um termo que corresponde operao AND entre as proposies simples da entrada. Estas proposies simples de entrada sero consideradas normais quando iguais a um, e invertidas ou barra quando iguais a zero. A proposio composta completa ser obtida pela operao OR entre todos os termos obtidos.

4.1

lgebra Boolena:

A lgebra booleana uma rea da matemtica que trata de regras e elementos de lgica. O nome uma homenagem ao matemtico ingls George Boole (1815-1864), que desenvolveu uma anlise matemtica sobre a lgica. Suas regras bsicas so: 1 2 3 4 5 6 7 8 9 10 11 12

13 14 15 16 17 18 19 20 21 22 23 24 12/05/06 - Pg. 7

(Y

Z) Z)

(X X Y

Y) Z X Z

X 1 1 X X X

X (Y Z ) X (Y

(X Y) Z

X X 1 X 0 0
X 1 X X X X

X X Y X X (X Y) X
(X Y) (X Z) X Y Z

X
X Y

X Y

Y
Z

X X X Y Y X X X 0
X Y Y X

Y Z Y Z X Y (X Y ) X Y
(X Y ) X Y

X X

Y Y

X Y X Y

X Y X Y

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

As equaes bsicas 1 a 9 podem ser provadas atravs do emprego das Tabelas Verdade j mostradas anteriormente. As equaes 10 a 20 podem ser demonstradas a partir das Tabelas Verdade e das equaes bsicas 1 a 9. A equao 19 pode ser resolvida substituindo X por X+X.Y (equao 16). As equaes 21 e 22 referem-se ao Teorema de Morgan e podem ser provadas a partir dos Diagramas 1 e 2 vistos anteriormente. As equaes 23 e 24 representam a Tabela Verdade do circuito XOR e NOT-XOR, mas muitas vezes no lembramos deste fato, por isso esto acrescentadas na tabela acima. Todas as equaes podem ser utilizadas para simplificao dos circuitos lgicos projetados, a fim de diminuir a quantidade de portas necessrias e, consequentemente, diminuir o custo do mesmo. Analisemos os seguintes casos:

X Y implica na utilizao de duas portas NOT (para inverte X e Y) e uma porta AND. O equivalente ( X Y ) utiliza apenas uma porta NOR. X Y implica na utilizao de duas portas NOT e uma porta OR. O equivalente
( X Y ) utiliza apenas uma porta NAND.
Muitas vezes, no entanto, no dispomos no chip de uma porta necessria ao circuito, sendo que, neste caso, importante utilizarmos as disponveis atravs de equivalentes. Se precisamos de uma porta NOR, mas nosso chip s tem portas OR e NOT, devemos utilizar estas portas prioritariamente. Exemplo: Simplificar a expresso:

X
4.2

A B C A B C A B C A B C A B (C C ) A C ( B B ) A B A C

Circuitos Combinatrios:

Um Circuito Combinatrio definido como sendo um conjunto de portas cuja sada em qualquer instante de tempo funo somente das entradas. Em contrapartida, um Circuito Seqencial, alm de possuir portas, contm elementos de armazenamento denominados flipflops. Estes circuitos so utilizados para vrias funes dentro de um microcomputador, por exemplo, e podem ser utilizados em qualquer dispositivo compatvel com a lgica digital.

4.2.1 Circuitos Decodificadores:


Podemos exemplificar um circuito combinatrio com um Decodificador para Cdigo Gray (Tabela Verdade): BCD 8421 GRAY A B C D S3 S2 S1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 12/05/06 - Pg. 8 BCD8421 S0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

APOSTILA 3 LGICA DIGITAL


S3 S2 S1 S0 AB C D AB C D A B CD AB C D S3 = A S1 = B AB C D AB C D AB CD A BC D A BC D ABCD ABC D AB C D AB CD ABCD ABC D ABC D AB C D AB C D A B CD AB C D

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

AB C D AB C D ABCD A BC D B

ABCD A BC D AB C D AB C D

ABCD ABCD AB C D ABCD

Simplificando as equaes obteremos:

S 2 AB AB A S0 = C D

Uma das aplicaes mais importantes de um decodificador a habilitao de circuitos de memria. Desta forma, ao ser enviado um endereo binrio para o decodificador, ele habilita apenas o conjunto de bits referente quele endereo. O exemplo abaixo de um decodificador 3 para 8, que a partir dos endereos (entrada) de trs bits capaz de que selecionar oito memrias:

12/05/06 - Pg. 9

APOSTILA 3 LGICA DIGITAL


4.2.2 Circuitos Aritmticos:

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

Para somarmos dois nmeros binrios de n bits basta efetuar a operao entre cada um dos seus n bits. Devemos considerar ainda o vai um, que ocorre quando a soma supera um dgito. O Circuito Somador Completo (FULL ADDER) soma dois bits considerando na soma o bit de carry in (vem um) que veio da soma anterior e, gerando alm da sada o bit de carry out (vai um): Entrada - os dois bits a serem somados e o bit de carry in - A, B e Ci Sada - a soma dos bits e o bit de carry out ("vai um") - S e Co

Podemos representar um Circuito Somador Completo pelo diagrama a seguir:

12/05/06 - Pg. 10

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

Um circuito somador de 4 bits montado a partir dos mdulos de Circuito Somador do diagrama anterior:

A sada ter tambm 4 bits para o resultado da operao matemtica (soma). Porm, existe a possibilidade de que a soma ultrapasse a capacidade do nosso somador (neste caso, 4 bits). Para isso, precisamos incluir um 5 bit, um bit de overflow. Obs.: Como o somador de entrada no deve receber nenhum bit de carry in, preciso forar que o Ci desse somador seja zero.

4.3

CIRCUITOS SEQENCIAIS:

Um Circuito Seqencial definido como sendo um conjunto de portas cuja sada em qualquer instante de tempo funo das entradas e/ou de seus estados anteriores que permanecem armazenados (atravs dos Elos de Realimentao). Portanto um Circuito Seqencial, alm de possuir portas, contm elementos de armazenamento denominados flipflops.

FLIP-FLOP RS BSICO

A Tabela Verdade deste circuito a seguinte (Qa = Estado anterior, Qf = Estado final).

S
0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1

R
0 0 1 1 0 0 1 1

Qa
0 1 0 1 0 1 0 1

Qf
0 1 0 0 1 1 1 1

Qf
1 0 1 1 0 0 1 1

Transio
Estvel Estvel Estvel Instvel Instvel Estvel No Permitido No Permitido

Concluso
Qf = Qa Qf = Qa Qf 0 Qf 0 Qf 1 Qf 1 Q=Q Q=Q

12/05/06 - Pg. 11

APOSTILA 3 LGICA DIGITAL


Resumindo as concluses anteriores, temos:

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

S
0 0 1 1

R
0 1 0 1

Qf
Qa 0 1 No Permitido

Para que o Flip-Flop RS bsico seja controlado convenientemente, necessria a troca dos dois inversores da entrada por portas NAND. No instante adequado ao microprocessador injetado um pulso de CLOCK informando ao Flip-Flop para receber as entradas R e S. Este pulso de clock entra nas duas outras entradas daquelas portas NAND.

FLIP-FLOP RS COMANDADO POR PULSO DE CLOCK

Quando CLOCK = 0, as sadas das portas NAND de entrada sero sempre iguais a 1, ou seja, semelhantes situao Qf = Qa. Quando CLOCK = 1 o circuito ir comportar-se como um Flip-Flop RS bsico. Tal circuito ainda tem o defeito de apresentar indefinio quando R e S forem iguais a 1 simultaneamente. Isto pode ser resolvido mantendo uma entrada D ligada ao S, e um D ligado ao R (atravs de um inversor).

4.4

MEMRIA RAM:
MEMRIA RAM DE 1 BIT

Estando a entrada de endereos em nvel lgico 1, as portas AND (P1 e P2) liberaro a passagem para os terminais R e S do Flip-Flop, do dado de entrada ligado na entrada D.

12/05/06 - Pg. 12

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

ESCRITA (WRITE) END = 1 Informao D Controle Escrita/Leitura (Write/Read)

LEITURA (READ) END = 1 Controle Escrita/Leitura (Write/Read) Bit SL

A memria RAM de 1 bit descrita anteriormente insuficiente para termos uma noo completa de acesso (leitura ou gravao) de dados. Para tal devemos ter um conjunto de bits referenciado por um endereo. O diagrama a seguir mostra quatro memrias de trs bits cada:

O Decodificador enderea o conjunto de bits desejado a partir do endereo recebido pelo barramento. Na verdade isso exigiria barramentos com muitas trilhas para enderear as memrias. A soluo ento foi adotar um esquema matricial, onde cada endereo no possui um valor, mas sim dois: linha e coluna. A quantidade de trilhas do barramento de endereos diminui exponencialmente com esta soluo (Ver Apostila 4 Subsistema de Memria).

12/05/06 - Pg. 13

APOSTILA 3 LGICA DIGITAL


LISTA DE EXERCCIOS
1) Desenvolva a tabela verdade para as seguintes expresses booleanas: a) A B C b) A (C

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

A B C
D)

c) A B C d)

A B C

A B C

( A B) ( A C ) ( A B A B A C) D

B)

e) A f)

A (B

Respostas: a) Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 d)

Sada
1 1 1 1 1 1 1 1

b)

Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Sada
0 0 1 0 0 0 0 0

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Entradas B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
e)

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Sada
0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1

c)

A 0 0 0 0 0 0 0 0

Entradas B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Entradas B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

D 0 1 0 1 0 1 0 1

Sada
1 0 0 0 1 0 0 1

f)

Entradas A B 0 0 0 1 1 0 1 1

Sada
0 0 1 1

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Sada
1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1

2) Simplifique as seguintes expresses lgicas: a) X b)

A B B A C D E C D E E C D
A B C (A B C
A B A B A C

A B C
A C

A B C)

c) X

12/05/06 - Pg. 14

APOSTILA 3 LGICA DIGITAL


d) e) f)

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

( X Y Z ) (W V ) ( R S T ) (Y Z X )

X
X

A C
(A C
X Y

C
X Y

A B

A B

A C
A B

B C) A ( A

A B) C C

g) A h) A i) j)

(X

Y ) (X

Y)

A X

X Z

X Y Z

( A 1) ( B 0) D D 1
( A 1) B B
A C C C 0 C

k) X

Respostas: a) X A d) f)

B
Y B

E
Z C

D
W V R

b)

X S T

c) e)

(B

C)

A X

X A

X A X

A X A C

g) A j) X

X 1

h) k)

i) A

(Z

Y)

3) Desenhe o diagrama lgico correspondente s seguintes expresses: a) b) c) d)

X X X Y

A B (C D E ) A ( B C D) ( B ( A B) (C A B (C ( A B ) (C D) E D) E D) E
b)

A)

e) Y

Respostas: a)

c) d)

e)

12/05/06 - Pg. 15

APOSTILA 3 LGICA DIGITAL

Prof. Murilo Parreira Leal, M.Sc. Disciplina: Arquitetura e Organizao de Computadores

4) A partir das seguintes tabelas verdade encontre as expresses booleanas, simplifique-as e faa os diagramas lgicos correspondentes: a)

Entradas Sai. A B S1
0 0 1 1 0 1 0 1 1 1 1 0

Resposta: S1 A B

b)

Entradas A B
0 0 1 1 0 1 0 1

Sadas S1 S2
1 0 1 0 0 0 0 1

Resposta:

S1

S2 A B

c)

Entradas A B
0 0 1 1 0 1 0 1

Sadas S1 S2 S3
0 1 1 0 1 1 0 0 1 0 1 1

Resposta:

S1 A B S2 A S3 B A

d)

Resposta:

Entradas A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Sadas S1 S2
1 0 0 0 1 0 1 1 0 1 0 1 1 1 0 1

S1 B C A B S2 A B C

5) Faa o diagrama e descreva o funcionamento de um Flip-Flop RS. 6) Faa o diagrama e descreva o funcionamento de um Flip-Flop RS controlado por pulso de clock. 7) Faa o diagrama e descreva o funcionamento de uma memria RAM de um bit. 8) Para que so utilizadas as entradas END, D, X e a sada S de uma memria RAM de um bit? Resposta: END: Seleciona a memria que ser lida ou gravada. D: Entrada do dado (0 ou 1) para gravao. S: Sada do dado (0 ou 1) para leitura. X: Seleo de leitura ou gravao

12/05/06 - Pg. 16

You might also like