TALLER 5

M.E.P. Ariel Correas

LOGICA SECUENCIAL
EL FLIP-FLOP (Biestable o Bscula)
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS. Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Los Flip Flop sncronos son RS sincrnico (RST); D; JK; T

La entrada de sincronismo generalmente es activada por flanco de subida o de bajada, aunque en ocasiones suelen haber bsculas a base de compuertas que trabajan por nivel.

Flip Flop RS
Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, R y S, a las que debe el nombre, permiten al ser activadas:

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida. S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado (Qt) En ningn caso deberan activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q) queden con el mismo valor (a bajo, si la bscula est construida con puertas NOR, o a alto, si con puertas NAND). El problema de que ambas salidas queden al mismo estado est en que al desactivar ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en las tablas de verdad, la activacin de ambas entradas se contempla como caso No Determinado (N. D.). Tabla de verdad biestable RS R 0 0 1 1 S 0 1 0 1 1 0 Q Qt 0 1 Qt: ltimo estado guardado N.D: No Determinado Q

No Determinado

Flip Flop RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b). Adems de las entradas R y S, posee una entrada C (CLK) de sincronismo cuya misin es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable sncrono, junto con su esquema normalizado. Su tabla de verdad es la siguiente: Tabla de verdad biestable RS CLK R 0 0 1 1 S 0 1 0 1 1 0 Q Q Qt 0 0

N. D.

Flip Flop D (Delay)

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C (Clk). En funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos de biestables D:

Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls) generalmente construido a base de compuertas. Activo por flanco (de subida o de bajada). Es el ms utilizado.

Tabla de verdad:

D 0 1

Clk

Q 0 1

Q 1 0 Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida. 2

Flip Flop JK (Jump Keep)

Descripcin Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida. K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado (Qt). A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena. Tabla de verdad CLK K 0 0 1 1 J Q 0 1 0 1 0 Q Qt 0 1

1 T (toogle)

*El biestable tambin se denomina as por Jack Kilby, el inventor de los circuitos integrados en 1958, por lo cual se le concedi el Premio Nobel en fsica de 2000. Biestable JK

Smbolos normalizados: Biestables JK activo a) por flanco de subida (ascendente) y b) por flanco de bajada (descendente) y Cronograma de la bscula JK Junto con las entradas J y K existe una entrada C (Clk) de sincronismo o de reloj cuya misin es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada, segn sea su diseo. Su denominacin en ingls es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculacin (toggle en ingls) o estado de cambio.

Biestable T (Toggle)
Dispositivo de almacenamiento temporal de dos estados (alto y bajo). El biestable T cambia de estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara. Si la entrada T est a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin que se corresponde a la entrada T. Tabla de verdad: Clk (T) Q 0 1 0 1 Q 1 0 1 0 Smbolo normalizado: Biestable T activo por flanco de subida.

Entradas asncronas en los FF.

Como ya hemos visto, cada FF tiene entradas que pueden cambiar el estado de las salidas de manera sincronizada con el pulso de reloj. Los FF sncronos de cualquier tipo que poseen entradas asncronas, esto aade dos entradas ms de control a nuestros FF, los conocidos SET y RESET (Los cules pueden ser activos en el estado ALTO o BAJO). Entonces tenemos FF sncronos (Tipo "J - K", o tipo "D") con un par de entradas que no dependen en ningn momento del pulso de Reloj. Haciendo una combinacin perfecta de entradas que controlan las salidas de manera automtica (Asncronas) o controladas por un pulso de reloj (Sncronas). La siguiente figura nos muestra los smbolos de los FF Tipo "J - K" y "D" con sus entradas asncronas.