DISEO DE SISTEMAS SECUENCIALES

Segn la forma de realizar el elemento de memoria nos podemos encontrar distintos tipos de sistemas secuenciales, principalmente dos: Sistemas Secuenciales Sncronos, en los que su comportamiento puede definirse en instantes de discretos de tiempo, se necesita una sincronizacin de los elementos del sistema mediante una seal de reloj, que no es ms que un tren de pulsos peridico. Las variables internas no cambian hasta que no llega un pulso del reloj. Sistemas Secuenciales Asncronos, actan de forma continua en el tiempo, un cambio de las entradas provoca cambios en las variables internas sin esperar a la intervencin de un reloj. Son sistemas ms difciles de disear.

El cambio de las variables internas se puede producir de dos maneras en un sistema secuencial sncrono: Por niveles, cuando permiten que las variables de entrada acten sobre el sistema en el instante en el que la seal de reloj toma un determinado nivel lgico (0 1). Por flancos, o cambios de nivel, cuando la accin de las variables de entrada sobre el sistema se produce cuando ocurre un flanco activo del reloj. Este flanco activo puede ser de subida (cambio de 0 a 1) o de bajada (cambio de 1 a 0).

El elemento de memoria bsico de los circuitos secuenciales sncronos es el biestable. Almacena el estado 0 el estado 1, y de ah su nombre, tienen dos estados estables de funcionamiento. Tambin se les suele conocer como FLIP-FLOPS.

TIPOS DE BIESTABLES Biestable RS El biestable bsico es el RS. Su smbolo lgico se muestra a continuacin. Tiene dos entradas S(set) y R(reset), y tiene dos salidas complementarias Q (qn) y Q, tiene adems una entrada CLK(reloj) activa por flanco de subida. R CLK S Q Q Modo de Operacin Mantenimi ento Reset Se t Prohibi do Off
Entradas CLK S t 0 t 0 t 1 t 1 X Salidas qn+1 qn+1 qn qn 0 1 1 0 1 1 qn qn

R 0 1 0 1 X

qn: estado presente qn+1: estado futuro

Ecuacin caracterstica Qn+1 = S + RQn

qn 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

R 0 1 0 1 0 1 0 1

qn +1 0 0

1 Indeterminad o 1 0 1 indeterminad o Tabla de funcionamiento bsico del biestable SR

Biestable D (Latch o Cerrojo) Se trata de otro tipo de Biestable, esta vez con una entrada D(datos) y dos salidas de estados complementarias, Q. Cuenta adems con una entrada de CLK(reloj), activada por flanco de subida. Tambin puede contar con dos entradas ms, conocidas por PR (de preset: reiniciar) y CLR (de clear: despejar). Estas ltimas son de tipo asncrono.

El Biestable D que aparece en la figura, puede funcionar de dos formas: Sncrona: usa una seal de reloj. Asncrona: usa las seales PR Y CLR. De forma sncrona lo hace de la siguiente manera: Si la transicin de la seal de reloj es de bajo a alto (o sea, de 0 a 1) se traslada el dato D a la salida, se dice que el biestable ha sido disparado por la seal de reloj. Si por el contrario la transicin en el pulso de reloj es de estado alto a bajo (o sea, pasa de 1 a 0) el biestable no responde. En este caso, el ltimo valor permanece almacenado sin cambios. Las entradas PR y CLR son lo que se llaman entradas asncronas, pues independientemente de cmo est la seal de reloj, reiniciarn (pondrn un 1 en la salida) o despejarn (pondrn un 0 en la salida) el biestable. ste es el modo de funcionamiento asncrono. La ecuacin caracterstica es: Qn+1 = D
Modo de Operaci n

PR Q Q

Entradas Asncronas Sncronas PR 1 0 1 0 0 CLR 0 1 1 0 0 CLK X X X D X X X 1 0

Salidas _ Q 0 1 1 0 1

CLK CLR

Set asncrono Reset asncrono Prohibido Se t Rese t

Q 1 0 1 1 0

Activo por flanco de Subida Activo por flanco de bajada

qn 0 0 1 1

D 0 1 0 1

qn+ 0 1 0 1

Tabla de funcionamiento bsico del biestable D

Biestable JK El biestable JK puede considerarse como el biestable universal. Dispone de tres entradas sncronas J y K, para especificar la operacin y CLK, para disparar el biestable. Tambin consta de dos entradas asncronas PR y CLR, y por supuesto dos salidas complementarias. Su ecuacin caracterstica es: Qn+1 = JQn + KQn

Este es su smbolo tradicional y su tabla de funcionamiento:

Modo de Operacin

Entradas Asncronas Sncronas CLR 0 1 1 0 0 0 0 CLK X X X J X X X 0 0 1 1 K X X X 0 1 0 1

Salidas _ Q 0 1 1 qn-1 1 0 qn-1

PR Q Q
PR Set asncrono 1 Reset asncrono 0 Prohibido 1 0 Mantenimiento Reset Set 0 Conmutacin 0 0 Q 1 0 1 qn-1 0 1 qn-1

CLK K CLR

qn 0 0 0 0 1 1 1 1

J 0 0 1 1 0 0 1 1

K 0 1 0 1 0 1 0 1

qn+1 0 0 1 1 1 0 1 0

Tabla de funcionamiento bsico del biestable JK

Biestable T Se trata de un biestable que se comporta como un biestable JK en el que hemos unido las entradas J y K: EN T Q Q
EN 0 0 1 1 T 0 1 0 1 qn+1 qn qn qn qn

qn: estado presente qn+1: estado futuro

Biestable T construido con JK EN T J CLK K Q Q Q Q

Su ecuacin caracterstica: Qn+1 = TQn + TQn qn 0 0 1 1 T 0 1 0 1 qn+ 0 1 1 0

Tabla de funcionamiento bsico del biestable T

TABLAS DE EXCITACIN DE LOS BIESTABLES Estas tablas relacionan estado presente y estado siguiente del biestable frente a sus entradas.

qn 0 0 1 1

qn+1 0 1 0 1

S 0 1 0 X

R X 0 1 0

Biestable SR

qn 0 0 1 1

qn+1 0 1 0 1

J 0 1 X X

K X X 1 0

B i es ta b l e JK

qn 0 0 1 1

qn+1 0 1 0 1
Biestabl eD

D 0 1 0 1

qn 0 0 1 1

qn+1 0 1 0 1

T 0 1 1 0

OTROS TIPOS DE BIESTABLES

Master & Slave (Maestro-Esclavo) La mayor parte de los sistemas digitales complejos operan con un sistema secuencial sncrono, lo que requiere un reloj maestro que enve seales a todas las partes del sistema para coordinar la operacin del mismo. Los biestables que hemos visto transfieren la entrada a la salida cuando se lo indica el cambio en la seal de reloj. Ya hemos visto que estn disparados por flancos de subida o de bajada. Pero muchos biestables son dispositivos disparados por pulsos, denominndose biestables maestro-esclavo. Un biestable maestroesclavo est formado por varias puertas y flips-flops conectados de manera que se usa el pulso completo de reloj (tiempo que el reloj est a nivel alto) para transmitir el dato de la entrada a la salida. Aqu se expone un ejemplo realizado con biestables RS. La seal de reloj controla el maestro, se invierte y controla el esclavo.As, cuando CLK=1 (reloj alto) el maestro registra los datos presente en las entradas RS, permaneciendo inhibido el esclavo, por lo que no hay transferencia de informacin al mismo. Con el reloj en nivel bajo (CLK=0) el maestro se inhibe, no hay modificaciones en sus salidas, y stas actan como entradas al esclavo, transfirindose su estado a la salida del mismo. O sea, la entrada slo se transfiere a la salida cuando ha terminado el pulso (como si fuera disparado por un flanco de bajada), pero se pueden detectar los cambios producidos en la entrada mientras que CLK=1.

DISEO DE CIRCUITOS SECUENCIALES SNCRONOS CON BIESTABLES Se pueden seguir una serie sencilla de pasos: 1. Se parte de las especificaciones de funcionamiento, que puede incluir un diagrama de flujo. 2. Se obtiene la tabla de estados. 3. Se procede a la reduccin del nmero de estados, es opcional. 4. Se asignan valores binarios a cada estado de la tabla y obtenemos una tabla de transicin. 5. Se determina el nmero de FF necesarios y se asigna un smbolo a cada uno. 6. Se escoge el tipo de FF que va a utilizarse 7. Mediante la tabla de transicin se derivan las entradas de los biestables (tabla de excitacin) y las salidas. stas suelen ser funciones combinacionales. 8. Mediante algn mtodo (Karnaugh, McCluskey ...) se simplifican dichas funciones o se construyen usando dispositivos MSI o PLDs. 9. Dibujar el diagrama lgico.

LOS CODIFICADORES Al disear un sistema digital es necesario representar o codificar en forma binaria la informacin numrica y alfanumrica que se obtiene de dicho sistema y, para ello, existen los circuitos combinatorios denominados codificadores. Un codificador es un circuito combinatorio que cuenta con un nmero determinado de entradas, de las cuales slo una tiene el estado lgico 1, y se genera un cdigo de varios bits que depende de cul sea la entrada excitada.

Diagrama de bloques de un codificador de 10 entradas y 4 salidas Para ilustrar esto mejor pongamos un ejemplo. Supongamos que queremos transmitir un cdigo binario con cada una de las pulsaciones de un teclado nmerico, como puede ser el de una calculadora, en ste existen diez dgitos y al menos seis caracteres especiales y, si consideramos slo las diez cifras, esta condicin la podemos satisfacer con cuatro bit. Pero variemos el circuito de la calculadora para entender mejor el ejemplo. Modifiquemos el teclado de tal manera que al presionar una tecla se cierre el pulsador que conectar una lnea de entrada. En el interior del bloque podemos imaginar unos conductores cruzados que unen entradas y salidas entre s. Veamos cmo han de conectarse a fin de que den los cdigos deseados. Para representar los cdigos de salida utilizaremos el denominado cdigo BCD. La tabla de verdad que define este codificador es la siguiente: Entradas 1234567890 0000000001 0000000010 0000000100 0000001000 0000010000 0000100000 Salidas Y4 Y3 Y2 Y1 0000 0001 0010 0011 0100 0101

0001000000 0010000000 0100000000 1000000000

0110 0111 1000 1001

Cuando alguna de las entradas est a 1, quiere decir que el pulsador correspondiente est accionado. Como suponemos que no hay ms que un pulsador activado simultneamente, entonces en cualquier lnea de la tabla todas las entradas excepto una sern 0. A partir de la tabla se deduce que la salida Y1 ser 1 si lo es la entrada 9, la 7, la 5, la 3, la 1, de ah que la ecuacin booleana correspondiente a esta salida sea la suma de las entradas 1, 3, 5, 7 y 9. Si seguimos analizando la tabla obtendremos, de forma anloga, las ecuaciones que tienen que cumplir las salidas Y2, Y3 e Y4. Cada una de las ecuaciones que salen de la tabla de verdad se podrn componer con puertas OR, construidas con diodos. En nuestro ejemplo, el bloque que antes habamos diseado imaginariamente con una trama de conductores, ahora lo conectaremos a travs de diodos; y a este nuevo bloque lo denominaremos matriz de diodos.

Los tipos de codificadores ms usuales en el mercado son los de matrices de diodos

Todos los diodos del codificador pueden ser sustituidos por otro correspondiente formado por la base y el emisor de un transistor. Si el colector se une a la tensin de alimentacin, entonces resulta una puerta OR seguidor de emisor.

Por otro lado, en realidad slo se requiere un transistor con emisor mltiple para cada entrada del codificador. La base est unida a la lnea de entrada, y cada emisor se conecta a una lnea de salida diferente de acuerdo con la lgica del codificador. Por ejemplo, la lnea de entrada 7 est unida a tres diodos cuyos ctodos van a las salidas 1, 2 y 3; esta combinacin puede ser sustituida por un transistor de tres emisores, conectado como se indica en la figura. El nmero mximo de emisores que se puede necesitar es igual al nmero de bits del cdigo de salida. Normalmente un codificador utiliza niveles de salida TTL. Si cada lnea de salida del codificador va a la entrada de datos de una formacin ttem, tendremos una salida en ttem. Si, por el contrario, conectamos dicha salida a la entrada de datos de una etapa de colector abierto, estaremos ante una salida en colector abierto. Dentro de los codificadores podemos distinguir varios tipos, como el descrito anteriormente de clulas con diodos, y los denominados codificadores con prioridad. Codificadores con prioridad y seal de habilitacin

Circuito integrado tpico de un codificador con prioridad Vamos a prescindir ahora de la condicin supuesta anteriormente y referida a que en cualquier momento slo puede haber un pulsador accionado. Si, de un modo fortuito, se pulsan simultneamente varias teclas, vamos a dar prioridad y codificar la lnea de datos de orden superior. Por ejemplo, si se excitan las entradas 5 y 6, lo que se desea es que la salida sea la que corresponde a la entrada 6. Para seguir el mismo procedimiento, a fin de entender este tipo de codificadores, describamos su tabla de verdad:

Entradas 9876543210 0000000001

Salidas Y4 Y3 Y2 Y1 0000

000000001X 0001 00000001XX 0010 0000001XXX 0011 000001XXXX 0100 00001XXXXX 0101 0001XXXXXX 0110 01XXXXXXXX 1110 1XXXXXXXXX 1001 Esta tabla corresponde a un codificador con prioridad de 10 a 4 lneas. La X indica que esa entrada puede tomar cualquier valor, es decir, puede ser 0 1, por lo que el estado X es irrelevante. No obstante, ahora habr que tener en cuenta un 0 en la tabla, mientras que en el caso anterior podamos ignorarlo, ya que dicha tabla viene determinada nicamente por los 1 en su diagonal. Si analizramos los distintos valores que toman las salidas, e intentramos expresar su ecuacin booleana correspondiente, veramos que son ecuaciones bastantes complicadas. Para construir mediante puertas la tabla de verdad anteriormente citada, se utilizarn puertas AND-OR de dos y cuatro entradas. Normalmente, este tipo de lgica se fabrica en un chip integrado a escala media, cuya prioridad codifica diez lneas - decimal a cuatro lneas BCD. Entre las aplicaciones de este tipo de codificadores destacan la codificacin de pequeos teclados, la conversin analgica a digital y el control de perturbaciones en los ordenadores. Finalmente, sealaremos que la mayor aplicacin de los codificadores se da en el campo de la construccin, a partir de ellos mismos, de los denominados multiplexores.

LOS DECODIFICADORES En el tema de los codificadores vimos en qu consista un codificador, es decir, explicbamos cmo pasar una informacin utilizada usualmente a una forma codificada que pueda entender nuestro ordenador. Seguidamente, describiremos el modo de realizar la funcin opuesta mediante los llamados decodificadores. Decodificador bsico de dos entradas y cuatro salidascontruido a partir de compuertas NAND En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto instrucciones como nmeros mediante niveles binarios o trenes de impulsos. Si, por ejemplo, los cuatro bits de un mensaje se disponen para transmitir rdenes, se pueden lograr 16 instrucciones diferentes, esto es lo que denominbamos, informacin codificada en sistema binario. Otras veces nos interesa que un conmutador de varias posiciones pueda funcionar de acuerdo con este cdigo, es decir, para cada uno de los diecisis cdigos debe ser excitada una sola lnea. A este proceso de identificacin de un cdigo particular se le denomina decodificacin. Dicho de otra manera, un decodificador realiza la funcin opuesta a la de codificar, es decir, convierte un cdigo binario de varias entradas en salidas exclusivas. Podemos distinguir dos tipos bsicos de decodificadores: los excitadores y los no excitadores. En el primero de los casos tenemos, por ejemplo, aquellos cuya misin es convertir el cdigo BCD de sus entradas al formato de salida necesario para excitar un visualizador numrico o alfanumrico.

Decodificador de cuatro entradas y siete salidas del tipo no excitado Para entender el segundo de los tipos veamos algunos ejemplos de ellos. Tomemos un decodificador de dos entradas. Este har corresponder, a cada una de las cuatro palabras posibles de formar con las dos entradas, una de las salidas. Para la salida Y0, ser 1 cuando los bits de entrada A y B son 0. Luego, la expresin booleana que le corresponde es: Y0 = /A * /B. El mismo razonamiento se puede repetir para el resto de salidas. Dentro de este mismo tipo de decodificadores tenemos el BCD a decimal. Supongamos que deseamos decodificar una instruccin BCD que represente un nmero dgito decimal, como puede ser el 5; esta operacin se puede llevar a cabo con una puerta AND de cuatro entradas excitadas por los cuatro bits BCD. Por ejemplo, la salida de la puerta AND ser 1 si las entradas son 1, 0, 1, 0. Puesto que este cdigo representa el nmero decimal 5, la salida se seala como lnea 5. Si completamos un decodificador BCD a decimal, ste tendr cuatro entradas, normalmente denominadas A, B, C y D, y diez lneas de salida. Las entradas complementarias, /A, /B, /C y /D, se pueden obtener por medio de inversores dentro del propio integrado. Habitualmente, para su construccin se emplean puertas NAND y, por lo tanto, una salida es 0 si el cdigo resulta correcto en BCD y ser 1 para cualquier otro cdigo no vlido. A este sistema digital tambin se le denomina decodificador 4 a 10, indicando que una entrada de cuatro bits selecciona una de las diez lneas de salida. En este decodificador, los estados 1010, 1011, 1100, 1110, 1101 y 1111 no estn incluidos en el cdigo BCD, y se consideran como datos falsos de entrada producindose para todas ellas un 1 en todas las salidas,

como se indic anteriormente. Luego, estamos ante un decodificador BCD a decimal con rechazo de datos falsos de entrada. Tambin se puede construir un decodificador BCD a decimal que no rechace los datos falsos de entrada. Este decodificador minimiza el nmero de entradas de las puertas NAND. As, por ejemplo, si se presentase en las entradas del decodificador la combinacin 1111, aparecera seal en las salidas 7 y 9. Es decir, se han tomado los datos de entrada falsos como condiciones opcionales. En muchas aplicaciones es deseable que la decodificacin se realice nicamente durante intervalos de tiempo especficos, de forma que sean rechazados los datos de entrada que no parezcan durante esos intervalos. Esto se consigue aadiendo una entrada denominada "strobe". Cuando esta seal es 1 se ejecuta la decodificacin y cuando es 0 se inhibe la decodificacin. Dependiendo de que el decodificador rechace o no los datos falsos, el modo de utilizar la seal de "strobe" debe ser distinto. Este tipo de circuito lo podemos observar en la figura correspondiente, donde la inhibicin para la decodificacin se logra mediante una entrada extra en cada puerta NAND del decodificador. Cuando esta entrada es 0 las salidas son todas 1 y no se permite la decodificacin. Dentro del tipo de decodificadores excitadores podemos poner como ejemplo uno de los ms utilizados en la electrnica digital: el llamado decodificador excitador BCD - 7 segmentos.

En la actualidad, se utilizan normalmente una serie de dispositivos de representacin visual fabricados a base de siete segmentos o barras independientes, mediante las cuales se pueden presentar los dgitos decimales. Estos segmentos pueden ser cristales lquidos, diodos LED, etc.

Para excitar a estos dispositivos se han desarrollado toda una gama de decodificadores que reciben la informacin, procedente de un ordenador o de un aparato de medida, en cdigo BCD y entregan siete salidas preparadas para alimentar los siete segmentos que componen cada dgito decimal.

Veamos la estructura de un decodificador excitador BCD-7 segmentos de los ms sencillos.

Tpica aplicacin de un decodificador conectado a un LED Dado que el cdigo BCD permite hasta 16 combinaciones diferentes y slo se utilizan 10 para dgitos decimales y 5 para signos especiales, la combinacin que queda apaga todos los segmentos. Existe una entrada aadida a las de los cuatro bits del cdigo, que sirve para impedir o permitir la salida del decodificador una vez representadas las entradas. Por lo tanto, el decodificador ser un sistema combinacional de cinco entradas y siete salidas. Representamos la tabla de verdad correspondiente solamente a los diez dgitos decimales, teniendo en cuenta que la entrada de inhibicin o "strobe" siempre se encuentra a 1:

Entrad as ABCD 0000 1000 0100 1100 0010 1010 0110 1110 0001 1001

abcdef SIGNO g 1 1 1 1 1 0 10 0 1 1 0 0 1 00 1 1 0 1 1 2 01 1 1 1 1 0 3 01 0 1 1 0 0 4 11 1 0 1 1 0 5 11 0 0 1 1 1 6 11 1 1 1 0 0 7 00 1 1 1 1 1 8 11 1 1 1 0 0 9 11

A partir de esta tabla se pueden obtener todas las expresiones booleanas para la construccin de cada una de las salidas del cdigo de 7 segmentos.

La representacin visual de los diez dgitos decimales se suele realizar a travs del denominado cdigo de visualizacin de siete segmentos La entrada de inhibicin se puede aplicar de diversas formas y en distintas etapas, segn convenga, para la realizacin fsica del circuito integrado.

Los decodificadores suelen ir conectados a las entradas de etapa de presentacin visual, como en el caso de la conexin de un cristal lquido Hemos de tener presente que, segn el sistema de visualizacin utilizado en la informacin, har falta un tipo distinto de decodificador: siete segmentos, matrices de puntos, impresora, etc. Los circuitos combinatorios decodificadores se disearn, dependiendo de su complejidad, a partir de una memoria ROM. LOS MULTIPLEXORES Vamos a estudiar, en ste captulo, una serie de circuitos combinatorios relacionados con la transferencia de informacin; es decir, analizaremos la situacin de tener varias seales binarias a una red digital. Mediante una seal de control deseamos seleccionar una de las entradas y que sta aparezca a la salida. Haciendo una analoga elctrica, podemos comparar un multiplexor con un conmutador de varias posiciones, de manera que, situando el selector en una de las posibles entradas, sta aparecer en la salida. Los multiplexores son circuitos combinacionales con varias

entradas y una salida de datos, y estn dotados de entradas de control capaces de seleccionar una, y slo una, de las entradas de datos para permitir su transmisin desde la entrada seleccionada a la salida que es nica.

La entrada seleccionada viene determinada por la combinacin de ceros (0) y unos (1) lgicos en las entradas de control. La cantidad que necesitaremos ser igual a la potencia de 2 que resulte de analizar el nmero de entradas. As, por ejemplo, a un multiplexor de 8 entradas le correspondern 3 de control. Podemos decir que la funcin de un multiplexor consiste en seleccionar una de entre un nmero de lneas de entrada y transmitir el dato de un canal de informacin nico. Por lo tanto, es equivalente a un conmutador de varias entradas y una salida.

Dentro de un multiplexor hay que destacar tres tipos de seales: los datos de entrada, las entradas de control y la salida El diseo de un multiplexor se realiza de la misma manera que cualquier sistema combinatorio desarrollado hasta ahora. Veamos, como ejemplo, el caso de un multiplexor de cuatro entradas y una salida que tendr, segn lo dicho anteriormente, dos entradas de control.

Esta tabla de verdad define claramente cmo, dependiendo de la combinacin de las entradas de control, a la salida se transmite una u otra entrada de las cuatro posibles. As: CONTROL AB ENTRADAS DATOS I0 I1 I2 I3 SALIDA S

00 00 01 01 10 10 11 11

0XXX 1XXX X0XX X1XX XX1X XXX0 XXX0 XXX1

0 1 0 1 1 0 0 1

Si deducimos de esta tabla de verdad la expresin booleana que nos dar la funcin salida, tendremos la siguiente ecuacin: S = (/A*/B*I0) + (/A*B*I1) + (A*/B*I2) + (A*B*I3) Con la que podremos disear nuestro circuito lgico. La estructura de los multiplexores es siempre muy parecida a esta que hemos descrito, aunque a veces se aade otra entrada suplementaria de validacin o habilitacin, denominada strobe o enable que, aplicada a las puertas AND, produce la presentacin de la salida. Tipos de multiplexores Dentro de la gran variedad de multiplexores que existen en el mercado, hay varios tipos que conviene destacar a causa de su gran utilidad en circuitos digitales, stos son: D Multiplexor de 8 entradas. Multiplexor de 16 entradas. Doble multiplexor de 4 entradas.

entro del primer tipo podemos hacer la distincin entre tener la entrada de strobe o no. La tecnologa utilizada para su diseo es TTL, de alta integracin, y la potencia que disipan suele ser de unos 150 mW. El tiempo de retardo tpico es de unos 25 nanosegundos y tienen un "fan - out" de 10. Normalmente, estos circuitos suelen darnos dos tipos de salida: una afirmada y la otra negada.

En cuanto al segundo tipo de multiplexores, sealaremos que se diferencian de los primeros en el nmero de entradas, que es el doble, y que no existe la posibilidad de tener dos salidas, sino que slo podemos optar por la negada y, en consecuencia, a la salida nicamente se tendrn los datos de la entrada complementados. La potencia de disipacin para estos multiplexores viene a ser de aproximadamente unos 200 mW. El tiempo de retardo y el "fan - out" son ms o menos iguales que en el caso del multiplexor de 8 entradas.

Diagrama bsico de un multiplexor de 16 entradas y 2 seales de control En la ilustracin correspondiente podemos ver un multiplexor de 16 entradas, donde, si hacemos 0 el strobe, en la salida se obtiene el dato negado de la entrada seleccionada mediante las cuatro entradas de control. En el ltimo de los tipos, dentro del mismo encapsulado del circuito integrado, tenemos dos multiplexores de cuatro entradas de datos: dos de control y una seal de strobe cada uno.

Doble multiplexor entradas donde control son

de cuatro las seales de comunes

Las entradas de control son comunes para ambos multiplexores, como podemos ver en el circuito de la figura. Al igual que los anteriores, se suelen realizar con tecnologa TTL de alta integracin, y tienen una disipacin media de unos 180 mW. Con estos tres tipos de multiplexores trabajaremos habitualmente, incluso en el caso de tener que emplear algn otro de orden superior, es decir, con mayor nmero de entradas. Para ello, necesitaremos utilizar ms de un multiplexor de los descritos anteriormente.

Multiplexor de 32 entradas construido a partir de cuatro multiplexores de 8 entradas y uno de 4 entradas La forma de conectarlos entre s depende de la aplicacin concreta de que se trate, pero siempre habr que disponer de ms de una etapa de multiplexores, lo cual acarrea un tiempo de retardo. As, por ejemplo, para seleccionar un dato de entre las 32 entradas de que disponemos, deberemos disear un sistema anlogo al representado en la figura correspondiente. El primer multiplexor de 8 entradas sita secuencialmente los datos de entrada I0 a I7 en la lnea de salida de ste, a medida que el cdigo de las seales de control va variando. Anlogamente, el segundo multiplexor, tambin de 8 entradas, transmitir los datos I8 a I15 a su lnea de salida, dependiendo de las seales de control.

Diagrama de conexin de un circuito integrado que contiene un multiplexor de 8 entradas y seal de <<strobe>> Estas entradas de control estn unidas entre s de manera que cuando, por ejemplo, aparece en la lnea de salida del primer multiplexor I1, en la salida del segundo estar I9, en la del tercero I17 y en la del ltimo I25. Si queremos sacar a la salida del conjunto de multiplexores cualquiera de las lneas de salida anteriormente citadas, necesitaremos utilizar un multiplexor de 4 entradas y, con sus seales de control, activaremos la entrada que nosotros deseemos. As, por ejemplo, para tener en la salida final la lnea de entrada I1, habra que poner en el ltimo multiplexor de 4 entradas la combinacin 00 en sus seales de control. Por ltimo, destacaremos que los multiplexores, adems de seleccionar datos, tienen otras aplicaciones importantes, a saber: - La conversin paralelo - serie. Como puede ser conducir la salida en paralelo de un ordenador hacia un terminal remoto a travs de una lnea de transmisin serie. - La generacin de funciones para lgica combinatoria. LOS DEMULTIPLEXORES Una de las aplicaciones ms caractersticas de los decodificadores era su transformacin en los circuitos digitales denominados demultiplexores.

Un demultiplexor consta de una entrada de datos, varias seales de control y las lneas de salida El demultiplexor es un circuito destinado a transmitir una seal binaria a una determinada lnea, elegida mediante un seleccionador, de entre las diversas lneas existentes. El dispositivo mecnico equivalente a un demultiplexor ser un conmutador rotativo unipolar, de tantas posiciones como lneas queramos seleccionar. El seleccionador determina el ngulo de giro del brazo del conmutador.

La analoga mecnica de un demultiplexor es un selector con una entrada y varias posiciones de salida

Un decodificador se convierte en un demultiplexor aadindole una seal ms a su circuitera interna. Si se aplica esta seal, la salida ser

el complemento de dicha seal, ya que la salida es 0 si todas las entradas son 1, y aparecer nicamente en la lnea seleccionada. Se puede aplicar a un demultiplexor una seal de habilitacin o "enable", conectndose en cascada el decodificador con el circuito compuesto de una puerta AND y dos puertas NOT cuyas entradas son la seal de habilitacin y el dato que queremos transmitir. Si la entrada de habilitacin es 0, la salida ser el complemento del dato, es decir, que el dato aparecer en la lnea con el cdigo deseado. Si la entrada de "enable" es 1, la salida ser 0, se inhiben los datos en cualquier lnea y todas las entradas permanecen en 1. Veamos, de otra manera, en qu consiste la funcin de un circuito demultiplexor. Estos son circuitos que realizan una funcin contraria a la de los multiplexores, es decir, tienen una nica entrada de datos que, mediante unas entradas de control, se pone en comunicacin con una de entre varias salidas de datos. La salida concreta seleccionada depende de la combinacin de valores lgicos presentada en las entradas de control. De la definicin ya se desprende que cualquier decodificador que excite slo una salida entre varias, y est provisto de entrada de inhibicin o "enable", puede utilizarse como demultiplexor, ya que las entradas del cdigo se pueden emplear como entradas de control y la seal de inhibicin como entrada de datos. Por el contrario, los decodificadores del tipo BCD a 7 segmentos que dan varias de sus salidas para cada combinacin de entrada, no pueden ser utilizados como demultiplexores.

En la prctica, no existen circuitos integrados demultiplexores, sino que se fabrican circuitos decodificadores/demultiplexores, que en realidad son decodificadores con entrada de inhibicin ("enable" o "strobe"). En

la figura se muestra la construccin mediante puertas lgicas de un decodificador/demultiplexor de 2 a 4 lneas. A continuacin, veremos el funcionamiento de un decodificador como demultiplexor. Suponemos que se ha representado una combinacin de entradas, como por ejemplo 1 0 1, es decir, A /B C, y con ellas se selecciona la salida nmero 5. Cuando se ponga 1 en la entrada de "enable" se tendr 1 en la salida 5, y cuando se ponga 0 en la seal de "strobe" aparecer 0 en 5, es decir, que la salida sigue a la entrada de datos y sta es, precisamente, la funcin del demultiplexor. Dentro de los demultiplexores existen varios tipos caractersticos y utilizados dentro de nuestro PC. Describamos algunos de ellos. Demultiplexor de 4 a 16 lneas Si un valor correspondiente a un nmero decimal que exceda de nueve se aplica a las entradas de un demultiplexor, la orden queda rechazada, por lo tanto, las diez salidas quedarn a 1. Si se desea seleccionar una de 16 lneas de salida, el sistema se ampliar aadiendo seis puertas NAND ms y se emplearn los 16 cdigos posibles con cuatro bit binarios. El demultiplexor de 4 a 16 lneas tiene 4 lneas de seleccin, 16 de salida, una entrada de "enable", una entrada de datos, una toma de tierra y otra para la alimentacin, de modo que en total se precisa un encapsulado de 24 patillas. Tambin existen demultiplexores de 2 a 4 y 3 a 8 lneas encapsulados e integrados individuales. Un demultiplexor de 1 a 2 lneas se forma con dos puertas NAND de otras tantas entradas. La lnea de salida 0 proviene de la NAND, cuyas entradas son la de datos y la lnea A; mientras que la salida 1 est conectada a la NAND, cuyas entradas son la de datos y la seal A. Esta ltima entrada se denomina de control, ya que si A es 0, en la lnea 0 aparecer el complemento del dato. Demultiplexores de gran nmero de lneas Si el nmero de salidas excede de 16 se emplean demultiplexores de 16, 8, 4 2 lneas, dispuestos formando una cascada para conseguir el nmero de salidas deseado.

Para construir un demultiplexor superior a 16 lneas, es necesario combinar los distintos tipos de multiplexor de 2, 4, 8 16 lneas. Este es el caso del multiplexor de 32 lneas

Por ejemplo, para un demultiplexor de 32 lneas podemos emplear uno de cuatro lneas del que se ramifican cuatro demultiplexores de 8 lneas, como se indica en la figura correspondiente. Observemos que el nmero total de salidas es el producto del nmero de lneas de los cuatro multiplexores por el nmero de ellos, es decir, 4 * 8 = 32. Las lneas 0 a 7 se decodifican en el primer demultiplexor, mientras que el segundo decodifica las ocho siguientes, y as sucesivamente. Para el valor de las seales de control del demultiplexor de cuatro lneas igual a 01, las lneas 8 a 15 se decodifican secuencialmente a medida que las seales de control A B C pasan desde 0 0 0 hasta 1 1 1. Por ejemplo, la lnea 12 se decodificar con la seleccin de todas las seales de control de los demultiplexores de cuatro y ocho lneas, con el siguiente resultado 0 1 1 0 0, que no es ms que la representacin binaria del nmero decimal 12. Puesto que en un encapsulado hay dos demultiplexores de 2 a 4 lneas, para el sistema representado se necesitar el equivalente a 4,5 encapsulados. Este mismo sistema se puede lograr con un demultiplexor

de 8 lneas y ocho de 4 lneas o con uno de 2 lneas y dos de 16. El diseo ms apropiado viene determinado por el coste total. Aplicaciones de los demultiplexores La transferencia de informacin es una operacin bsica en cualquier sistema digital. Aunque los detalles internos del registro, la forma en que se transfiere la informacin desde el exterior al registro y cmo sale de ste hacia el exterior, sern estudiados en su tema correspondiente, consideraremos en este caso la utilizacin de multiplexores y demultiplexores en el proceso de transferencia entre registros.

Una de las aplicaciones es la transferencia de datos desde un registro Segn el valor de la seal de control, se selecciona qu entrada pasa a la salida del multiplexor. Cuando se aplique el pulso de transferencia al registro, dicha seal de salida pasa al registro. Anlogamente, podemos plantearnos el circuito demultiplexor para varios bits. SISTEMAS COMBINACIONALES A veces interesa, en lgica, producir un impulso de cierta duracin cuando aparece un cambio de nivel en algn punto del circuito. Para ello, se puede emplear un circuito derivador sencillo: el formado por un condensador y una resistencia, segn la ilustracin correspondiente.

Aadiendo un transistor a un circuito RC se obtiene un generador de impulsos bsico Si suponemos que, inicialmente, el condensador est descargado, entonces, al llegar la subida de la tensin de entrada, la placa derecha del condensador se pone instantneamente a tensin alta y, luego, el condensador, se va cargando exponencialmente a travs de la resistencia con una constante de tiempo RC. El condensador se queda, pues, con la placa de la izquierda a la tensin de entrada y la placa de la derecha a la tensin de salida. Cuando llega la bajada de la tensin de entrada, la placa de la derecha baja instantneamente hasta el valor negativo de la tensin de entrada y, seguidamente, el condensador se va descargando exponencialmente a travs de la resistencia con constante de tiempo RC. Todo esto lo podemos observar en la ilustracin correspondiente. A partir de este simple circuito podemos obtener generadores de impulsos; comencemos por el ms elemental. Generador de impulsos mediante transistor Si acoplamos un transistor a la salida del anterior circuito RC, tendremos entonces un generador de impulsos rectangulares de tiempo de duracin fijos, los cuales se producen cada vez que hay una subida de tensin en la entrada. El circuito bsico lo podemos ver en la ilustracin correspondiente. El tiempo de duracin del impulso depende de la constante RC y de la tensin de entrada. Segn la ecuacin de la exponencial de carga del condensador, se pueden obtener algunos valores representativos de tiempo y tensin en la base del transistor. Si a la tensin de entrada la denominamos E, al valor del condensador C y al de la resistencia R, tendremos la siguiente tabla: TIEMPO TENSION BASE 0,5*RC 0,607*E 1*RC 0,368*E 2*RC 0,135*E

3*RC 0,050*E

Por tanto, cuanto mayores sean la constante RC y la tensin de entrada, ms tiempo tardar en cortarse el transistor y mayor ser el tiempo de duracin del impulso.

Multivibrador monoestable Un multivibrador monoestable tiene un estado estable y otro casi estable. Este circuito permanece en su estado estable hasta que una seal de disparo provoca la transicin al estado casi estable. Posteriormente, al cabo de un tiempo, el circuito vuelve a su posicin estable. Por tanto, se ha generado un solo impulso y, en consecuencia, el circuito se denomina de disparo nico. Dicho de otra manera, un multivibrador monoestable es un circuito que funciona de forma que, al aplicar un impulso a la entrada, se obtiene en la salida un impulso de una duracin siempre constante y que est fijada por el valor de una resistencia y un condensador. Con componentes discretos, el circuito es de la forma que se indica en la ilustracin correspondiente. El diseo del circuito se hace de modo que el estado estable se produzca con el transistor T1 cortado y el T2 saturado. Si se satura T1, introduciendo un impulso positivo en su base, el condensador que posea en su placa izquierda la tensin de alimentacin positiva, y en su derecha cero, tendr ahora en su placa izquierda 0 voltios y, por consiguiente, su placa derecha pasa instantneamente a tener la tensin de alimentacin negativa, con lo cual se corta el transistor T2 y la tensin en la salida se pone alta. El condensador se va descargando a travs de R2 siguiendo un proceso transitorio exponencial. Cuando la placa derecha del condensador llega

a 0,7 voltios, no puede subir ms porque el transistor T2 empieza a conducir y, con el tiempo, se satura, por lo que la salida vuelve a estar en nivel bajo.

El transistor T1 se corta y el condensador se vuelve a quedar como al principio, recuperando todo el circuito su estado estable. Por consiguiente, en este circuito, aplicando un impulso en la entrada, se obtiene un impulso en la salida de una duracin fijada por la descarga del condensador a travs de la resistencia R2.

Podemos construir un multivibrador monoestable a partir de un amplificador operacional con un circuito un poco ms complicado, pero mucho ms utilizado en circuitos digitales, y que se puede ver en la ilustracin correspondiente. Veamos el funcionamiento de este diseo: supongamos que se halla en estado estable con la salida a una tensin +V y el condensador a la tensin del diodo D1. Si la amplitud del disparo es mayor que el producto de la ganancia del amplificador por +V menos la cada de tensin en el diodo har que el comparador pase a una salida con tensin -V. Si reparamos en la ilustracin correspondiente, observaremos que el condensador C2 se cargar exponencialmente a travs de R1 hacia -V, con una constante de tiempo igual a R1*C2, ya que D1 queda con polarizacin inversa. Cuando la tensin en el condensador C2 se hace ms negativa que la ganancia por -V, la salida del comparador retorna a +V, empezando entonces a cargarse el condensador C2 hacia +V a travs de R1 hasta que la tensin del condensador alcanza la cada de tensin en el diodo D1, y C2 queda otra vez fijado en la tensin de diodo.

El ancho del impulso de disparo debe ser mucho menor que la duracin del impulso generado. El diodo D2 no es esencial, pero sirve para evitar un funcionamiento incorrecto si en la lnea de disparo se presenta un pico positivo de ruido. Puesto que el disparo nico genera una onda rectangular que se inicia en un instante de tiempo definido, y entonces puede utilizarse para excitar otras partes del sistema, recibe el nombre de circuito de disparo. Adems, como provoca una transicin rpida en un tiempo predeterminado despus del disparo de entrada, se denomina tambin circuito retardador de tiempo. Tenemos que significar que la tensin del condensador no alcanza su valor de reposo hasta despus de un tiempo mayor que la duracin del impulso generado. Por tanto, existe un tiempo de recuperacin igual a la diferencia de ambos tiempos durante el cual no puede dispararse nuevamente el circuito. Es decir, que un disparo de sincronizacin debe retrasarse respecto al impulso de entrada inmediato anterior en, por lo menos, el tiempo que alcanza el condensador su valor de reposo.

Circuito multivibrador monoestable redisparable

00 10 11 10

As mismo, hay otros circuitos mediante los cuales puede evitarse este inconveniente, y son los llamados multivibradores monoestables redisperables.

Ondas del condensador y de salida correspondientes a un impulso positivo de entrada en un multivibrador monoestable redisparable