Sistemas Numricos e

Prof. Daniel Barros J nior, Prof. Eduardo Augusto Bezerra u 16 de agosto de 2004
Pgina: www.ee.pucrs.br/dbarros a E-mail: dbarros@ee.pucrs.br Verso: 1.15 a

1
1.1

Introduo ca
Histrico o

O conceito de um computador digital pode ser traado retornando para Charles Babc bage, que desenvolveu, em torno de 1830, um dispositivo computacional mecnico. a O primeiro computador digital, eletromecnico, foi constru em 1944 na Univera do sidade de Harvard. A eletrnica digital moderna iniciou em 1946 com um computador chamado o ENIAC. A tecnologia digital evoluiu da vlvula para transistores e posteriormente para a circuitos integrados complexos, alguns dos quais contm milhes de transistores. e o

1.2

Grandezas Digitais e Analgicas o

Circuitos eletrnicos podem ser divididos em duas categorias principais: Digital e o Analgica. o Eletrnica Analgica envolve valores cont o o nuos.

Figura 1: Valores cont nuos

Eletrnica Digital envolve valores discretos. o

Figura 2: Valores Discretos

Vantagens da representaao digital: c

Dados digitais podem ser processados e transmitidos mais ecientemente e conavelmente do que dados analgicos; o Dados digitais tem uma grande vantagem quando o armazenamento necessrio. e a Um sistema que usa tanto mtodos analgicos como digitais o compact disk e o e (CD).

Figura 3: CD player Levando em conta estas e outras vantagens dos sistemas digitais sirgiu a necessidade de representar as informaoes de forma numrica. c e Um sistema na base B, possui um conjunto de B s mbolos, tambm chamado e alfabeto. Na Tabela 1 na pgina 2 esto representadas as bases utilizadas freqentemente. a a u Base 2: Base 8: Base 10: Base 16: 0 0 0 0 1 1 1 1 2 2 2 3 3 3 4 4 4 5 5 5 6 6 6 7 7 7

8 8

9 9

Tabela 1: Base numricas e

Sistema Binrio a

O sistema binrio o mais elementar pois possui apenas dois s a e mbolos. Na seqncia binria, cada digito chamado de BIT (Binary Digit). ue a e Na Figura 4 tem-se um nmero binrio com seu BIT mais signicativo (MSB) u a e o bit menos signicativo (LSB) sendo enfatizados.

101001
LSB (Least Signicant Bit) (Bit Menos Signicativo) MSB (Most Signicant Bit) (Bit Mais Signicativo) Figura 4: MSB e LSB Visando facilitar a leitura, os bits so agrupados conforme mostra a Tabela 2, a estes grupos recebem nomes espec cos. A principal nalidade de agrupar os bits est em facilitar o controle dos digitos. a 4 bits 8 bits 16 bits Nibble Byte Word

Tabela 2: Agrupamentos de Dados

Tabela dos N meros Inteiros u

A Tabela 3 mostra os nmeros decimais de 0 at 16 e seus respectivos valores em u e binrio, octal e haxadecimal. a Decimal (10) 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Binrio (2) a 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 10000 Octal (8) 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 Hexadecimal (16) 0 1 2 3 4 5 6 7 8 9 A B C D E F 10

Tabela 3: Converses o Conforme pode ser observado na Tabela 3 para cada digito de um nmero binrio u a dobram-se as linhas da tabela, sendo o nmero de possibilidades dado por 2n , onde u n o nmero de digitos do nmero binrio. e u u a

Converso de um n mero decimal inteiro para a u um base B

Exemplo 1: Converter 246810 para a base 16 (hexa). Soluao: c 2468 16 2464 154 16 4 144 9 10 0 Sentido de 9 Leitura

16 0

246810 = 9A416 Exemplo 2: Converter 21710 para a base 8 (octal). Soluao: c

217 216 1

8 27 24 3 Sentido de Leitura

8 3 0 3

8 0

21710 = 3318 Exemplo 3: Converter 4510 para a base 2 (binrio). a Soluao: c 45 44 1 2 11 10 1 Sentido de Leitura 2 22 22 0

2 5 4 1

2 2 2 0

2 1 0 1

2 0

4510 = 1011012 Base B para decimal. 1011012 = 1.25 + 0.24 + 1.23 + 1.22 + 0.21 + 1.20 = 4510

Converso de um n mero octal ou hexadecimal a u para a base binria a

Exemplo 1: 23578 para binrio. a Soluao: c 28 0102 38 0112 58 1012 78 1112 23578 = 010 011 101 1112 23578 = 0100111011112 Exemplo 2: 4A0516 para binrio. a Soluao: c 416 01002 A16 10102 016 00002 516 01012 4A0516 = 0100 1010 0000 01012 4A0516 = 01001010000001012

Converso de um n mero octal em hexa e hexa a u em octal

Exemplo 1: 1278 para hexadecimal. Soluao: c

1278 = 001 010 1112 = 1278 = 0 0101 01112 = 5716 1278 = 0010101112 = 5716 Exemplo 2: 328 para hexadecimal. Soluao: c 328 = 011 0102 = 328 = 01 10102 = 1A16 328 = 0110102 = 1A16 Exemplo 3: C316 para octal. Soluao: c C316 = 1100 00112 = C316 = 11 000 0112 = 3038 C316 = 110000112 = 3038 Exemplo 4: 2316 para octal. Soluao: c 2316 = 0010 00112 = 2316 = 00 100 0112 = 438 2316 = 001000112 = 438

Converso de fraoes decimais para base B a c

1. Multiplicar o nmero decimal pela base B; u 2. A parte inteira do resultado utilizada como digito da base B; e 3. A parte inteira descartada; e 4. Retornar ao passo 1 caso a parte fracionria seja diferente de 0 (zero). a

Regra da multiplicaao reetida: c

Exemplo 1: 0, 37510 para binrio. a Soluao: c 0, 375 2 = 0, 75 0 0, 75 2 = 1, 50 1 Descarta parte inteira 0, 50 2 = 1, 00 1 Termina o processo quando a parte fracionria chega at 0 (zero). a e 0, 37510 = 0, 0112 Obs.: 0, 0112 = 0.20 + 0.21 + 1.22 + 1.23 = 0, 25 + 0, 125 = 0, 37510 Exemplo Soluao: c 0, 2 0, 4 0, 8 Descarta 0, 6 2: 0, 210 para binrio. a 2 = 0, 4 0 2 = 0, 8 0 2 = 1, 6 1 parte inteira 2 = 1, 2 1 5

Descarta parte inteira 0, 2 2 = 0, 4 0 0, 210 = 0, 00110011 . . .2 Exemplo 3: 3, 2510 para binrio. a Soluao: c Converter a parte inteira separadamente da parte fracionria. a 0, 25 2 = 0, 5 0 0, 5 2 = 1, 0 1 3, 2510 = 11, 012 Obs.: 11, 012 = 1.21 + 1.20 + 0.21 + 1.22 = 2 + 1 + 0, 25 = 3, 2510

8
8.1

Operaoes Aritmticas no Sistema Binrio c e a

Adio ca

A Tabela 4 apresenta o resultado da soma de dois nmeros de um bit para todas u as situaoes poss c veis. Pode-se vericar que na ultima linha o resultado da soma no pode mais ser armazenado em apenas um bit, gerando um segundo bit o qual a chamado de Transporte (Carry). e 0+0= 0+1= 1+0= 1+1= 0 1 1 10

Tabela 4: Adiao binria c a Na operaao de soma tem-se 1 + 1 = 0 e vai 1 formando assim o 10 apresentado c na Tabela 4. Ambos os nmeros positivos: u Exemplo 1: 101012 + 101112 = Soluao: c 101012 + 101112 1011002 Exemplo 2: 111, 1012 + 11, 0012 = Soluao: c 111, 1012 + 11, 0012 1010, 1102 Exemplo 3: Neste exemplo ser feita a operaao em octal. a c 325, 718 + 14, 58 = Soluao: c 7 + 5 = 1210 = 148 1 + 5 + 4 = 1010 = 128

325, 718 14, 508 342, 418

Nmero positivo grande e nmero negativo u u Exemplo: 000011112 + 111110102 = Soluao: c 000011112 = 1510 111110102 = 610 000011112 + 111110102 1000010012 Retirando o bit mais signicativo tem-se 000010012 = 910 . Nmero negativo grande e nmero positivo u u Exemplo: 000100002 + 111010002 = Soluao: c 000100002 = 1610 111010002 = 2410 000100002 + 111010002 111110002 Tem-se que 111110002 = 810 . Ambos negativos Exemplo: 111110112 + 111101112 = Soluao: c 111110112 = 510 111101112 = 910 111110112 + 111101112 1111100102 Retirando o bit mais signicativo tem-se 111100102 = 1410 . Obs.: Em algumas referncias representa-se a base com nmeros porm em e u e outras so utilizadas letras, a Tabela 5 apresenta um exemplo. a Base 2 b 8 o 10 d 16 h Tabela 5: Nomenclatura das bases Exemplos: 11112 = 1111b 178 = 17o 1510 = 15d F16 = Fh

8.2

Subtrao ca

A Tabela 6 apresenta o resultado da subtraao de dois nmeros de um bit para c u todas as situaoes poss c veis. Pode-se vericar que na segunda linha o resultado 7

da subtraao no pode mais ser armazenado em apenas um BIT, gerando uma c a informaao de Empresta 1. c 00=0 0 1 = 1 e empresta 1 10=1 11=0 Tabela 6: Subtraao binria c a

A operaao de subtraao de nmeros binrios equivalente a operaao com os c c u a e c nmeros em decimal sendo modicado apenas o nmero mximo 910 para 12 . u u a Exemplo 1: 1112 1002 = Soluao: c 1112 710 1002 410 0112 310 Exemplo 2: 10002 1112 = Soluao: c 10002 1112 00012 Exemplo 3: 101002 10112 = Soluao: c 2010 101002 1110 10112 010012 910 Exemplo 4: 1101, 12 1102 = Soluao: c 1101, 12 110, 02 0111, 12 Exemplo 5: Neste exemplo ser feita a operaao em octal. a c 35218 16748 = Soluao: c 118 48 = 58 118 78 = 28 148 68 = 68 35218 16748 16258 Obs.: Outro mtodo para fazer uma operaao de subtraao: e c c Exemplo 1: 10100102 10011112 = Soluao: c

10100102 10011112 00000112

01011012 + 10011112 11111002

R 00000112

Exemplo 2: 110001102 10111112 = Soluao: c 110001102 010111112 011001112 A 001110012 + 010111112 100110002

R 011001112

8.3

Multiplicao ca

A Tabela 7 apresenta o resultado da multiplicaao de dois nmeros de um bit para c u todas as situaoes poss c veis. 00=0 01=0 10=0 11=1 Tabela 7: Multiplicaao binria c a

Exemplo 1: 101012 1112 = Soluao: c 101012 1112 10101 2 + 10101 2 + 10101 2 100100112 2110 710 14710

8.4

Diviso a

A operaao de diviso utiliza de forma conjunta as operaoes de multiplicaao e c a c c subtraao. c Exemplo 1: 10112 11012 = Soluao: c 10112 11012 = 0, 110112

9
9.1

Complemento de 1 e complemento de 2
Complemento de 1

Alteraao de todos os 1s por 0s e todos os 0s por 1s. c 10110010 nmero binrio u a 01001101 complemento de 1 do nmero binrio acima u a 9

9.2

Complemento de 2

Complemento de 2 = (Complemento de 1) + 1 Exemplo 1: 101100102 = Soluao: c 10110010 Nmero Binrio u a 01001101 Complemento de 1 + 1 01001110 Complemento de 2

10

Representao de um n mero com sinal ca u

Existem trs maneiras de um nmero inteiro com sinal ser representado na forma e u binria: Sinal-Magnitude, Complemento de 1 e Complemento de 2. Os nmero no a u a inteiros e muito pequenos ou muito grandes podem ser representados na forma de ponto utuante.

10.1

Bit de Sinal

O bit mais a esquerda o sinal do nmero binrio, se for 1 o nmero negativo e e u a u e se for 0 o nmero positivo. u e

10.2

Sinal-Magnitude

Quando um nmero est representado em Sinal-Magnitude o bit mais a esquerda u a e o Bit de Sinal e os outros bits representam a magnitude do nmero. u Exemplo: +2510 = 000110012 2510 = 100110012 Note que para reprentar os nmeros +25 e 25 apenas o primeiro bit foi alterado. u

10.3

Complemento de 1

Na representaao de nmeros negativos em complemento de 1 todos os bits do c u nmero devem ser negados individualmente. u Exemplo: +2510 = 000110012 2510 = 111001102

10.4

Complemento de 2

Na representaao de nmeros negativos em complemento de 2 deve-se fazer o comc u plemento de 1 do nmero e somar 1. u Exemplo: +2510 = 000110012 2510 = 111001112 A Tabela 8 apresenta os nmeros binrios de 4 bits em complemento de 2. u a Para converter o nmero 2 para 2 realiza-se a operaao abaixo: u c 0010 Complemento de 1 1101 + 1 = 1110 onde 1110 = 2.

10

1000 1001 1010 1011 1100 1101 1110 1111 0000 0001 0010 0011 0100 0101 0110 0111

8 7 6 5 4 3 2 1 0 1 2 3 4 5 6 7

Tabela 8: Complemento de 2

11

Valor em decimal de um n mero com sinal u

Sinal-Magnitude: 100101012 = 2110 00101012 = 24 + 22 + 20 = 16 + 4 + 1 = 2110 Complemento de 1: 000101112 = +2310 24 + 22 + 21 + 20 = 16 + 4 + 2 + 1 = +2310 111010002 = 2310 27 + 26 + 25 + 23 = 128 + 64 + 32 + 8 = 2410 24 + 1 = 2310 Complemento de 2: 010101102 = +8610 26 + 24 + 22 + 21 = 64 + 16 + 4 + 2 = +8610 101010102 = 8610 27 + 25 + 23 + 21 = 128 + 32 + 8 + 2 = 8610

12
12.1

Exerc cios e Bibliograa

Exerc cios

Realize as converses abaixo: o 0, 12510 para binrio a 0, 10112 para decimal AF 2Ah para binrio a 73218 para hexadecimal

12.2

Bibliograa

Entre os livros recomendados temos: Digital Fundamentals, Thomas L. Floyd, Prentice Hall Elementos de Eletrnica Digital, Idoeta e Capuano, Erica o

11

Funoes Lgicas e Portas Lgicas c o o

Prof. Daniel Barros J nior, Prof. Eduardo Augusto Bezerra u 16 de agosto de 2004
Pgina: www.ee.pucrs.br/dbarros a E-mail: dbarros@ee.pucrs.br Verso: 1.15 a

Introduo ca
N veis Lgicos o 0 Falso (Desligado) 1 Verdadeiro (Ligado) Tabela 1: N veis Lgicos o

A Tabela 1 apresenta o padro que ser utilizado. a a

NOT

Funao complemento ou negaao. c c Notaao: f (A) = A ou f (A) = /A c A Figura 1 apresenta o esquema eltrico e o s e mbolo de uma porta lgica NOT. o VCC

S A

Figura 1: Porta NOT Tabela Verdade: A S 0 1 1 0 CI 7404

AND

Funao que a sa verdadeira se todas as entradas so verdadeiras. c da e a

Notaao: f (A, B, C, . . .) = A.B.C. . . . ou f (A, B, C, . . .) = A B C . . . c A Figura 2 apresenta o esquema eltrico e o s e mbolo de uma porta lgica AND. o A B A B Figura 2: Porta AND Tabela Verdade: A B S 0 0 0 0 1 0 1 0 0 1 1 1 CI 7408 S

OR

Funao que a sa verdadeira se qualquer entrada for verdadeira. c da e Notaao: f (A, B, C, . . .) = A + B + C + . . . c A Figura 3 apresenta o esquema eltrico e o s e mbolo de uma porta lgica OR. o A A B

Figura 3: Porta OR Tabela Verdade: A B S 0 0 0 0 1 1 1 0 1 1 1 1 CI 7432

XOR

Notaao: f (A, B) = A B c A Figura 4 apresenta o s mbolo de uma porta lgica XOR. o A B S

Figura 4: Porta XOR Tabela Verdade:

A B 0 0 0 1 1 0 1 1 CI 7486

S 0 1 1 0

NAND

Notaao: f (A, B, C, . . .) = A.B.C. . . . c A Figura 5 apresenta o s mbolo de uma porta lgica NAND. o A B S A B S

Figura 5: Porta NAND Tabela Verdade: A B S 0 0 1 0 1 1 1 0 1 1 1 0 CI 7400

NOR

Notaao: f (A, B, C, . . .) = A + B + C + . . . c A Figura 6 apresenta o s mbolo de uma porta lgica NOR. o A B S A B S

Figura 6: Porta NOR Tabela Verdade: A B S 0 0 1 0 1 0 1 0 0 1 1 0 CI 7402

XNOR

Notaao: f (A, B) = A B c A Figura 7 apresenta o s mbolo de uma porta lgica NXOR. o A B S A B S

Figura 7: Porta NXOR Tabela Verdade: 3

A B 0 0 0 1 1 0 1 1 CI 74266

S 1 0 0 1

Diagrama de Tempo

Exemplos com diagrama de tempo: Exemplo 1: A B A B A B S Exemplo 2: A B C A B C S Exemplo 3: A B C A B C D S D S S S

Exemplo 4: A B C S D A B C D S S = (A + B).C + C.D

10

Equivalncia das portas lgicas e o

Consiste em usar uma porta lgica para executar a funao de outra. o c Exemplo 1: Usar uma porta OR e portas NOT, para executar a funao AND. c Soluao: c A B A+B A + B A + B 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 0 1 A.B = A + B Exemplo 2: Implementar um inversor (NOT) com portas NAND. Tabela Verdade da Porta NAND: A B S 0 0 1 0 1 1 1 0 1 1 1 0 Soluao 1: c Ligando-se uma das entradas em 1 tem-se: A B S 1 0 1 1 1 0 Soluao 2: c Ligando-se as entradas uma na outro tem-se: A B S 0 0 1 1 1 0

Exemplo 3: implementar um inversor com portas NOR. Tabela Verdade da Porta NOR: A B S 0 0 1 0 1 0 1 0 0 1 1 0 Soluao 1: c Ligando-se uma das entradas em 0 tem-se: A B S 0 0 1 0 1 0 Soluao 2: c Ligando-se as entradas uma na outra tem-se: A B S 0 0 1 1 1 0

11
11.1

Expresses Booleanas o
Expresso Booleana a partir de diagrama de portas a lgicas o

Exemplo 1: A B C Soluao: c M =AB S =M +C S =AB+C Exemplo 2: A B C D Soluao: c M =AB N =CD S =A+M +N S =A+AB+C D Exemplo 3: S S

A B S Soluao: c M =AB N =B+M P =CDE S =N P S = (B + A B) (C D E) Exemplo 4: A B C D Soluao: c M =AB N =MC S =N +D S =ABC +D

C D E

11.2

Obteno do circuito a partir das equaoes booleanas ca c

Exemplo 1: f (A, B, C, D) = A B + C D Soluao: c A B S C D Exemplo 2: f (A, B, C, D) = A B C + C D D Soluao: c B A C D

11.3

Obteno da expresso booleana a partir da tabela verca a dade

Procedimento: 1. Pesquisa-se todas as posioes de sa 1; c da 2. Faz-se uma Porta AND de todas as entradas associadas a esta sa da; 7

3. Agrupa-se todas as sa das utilizando a Porta OR. Exemplo 1: Monte o circuito e a expresso booleana da tabela abaixo: a A B C S 0 0 0 0 0 0 1 0 0 1 0 1 ABC 0 1 1 0 1 0 0 1 ABC 1 0 1 1 ABC 1 1 0 0 1 1 1 1 ABC Soluao: c S =ABC +ABC +ABC +ABC ABC

Exemplo 2: Monte o circuito e a expresso booleana da tabela abaixo: a A B X Y Z 0 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 0 Soluao: c X =AB+AB Y =AB+AB+AB Z =AB+AB

11.4

Obteno da tabela verdade a partir da equao booleana ca ca

Procedimento: 1. Verique o nmero de variveis da expresso booleana; u a a 2. Fazer uma tabela verdade com todas as possibilidades; 3. Vericar o comportamento de cada entrada. Exemplo 1: Z = A B + A C Soluao: c

A B C Z 0 0 0 0 0 0 1 1 ABC 0 1 0 0 0 1 1 1 ABC 1 0 0 0 1 0 1 0 1 1 0 1 ABC 1 1 1 1 ABC Z =ABC +ABC +ABC +ABC

AB+AC

11.5

Obteno da tabela verdade atravs do circuito eltrico ca e e

Procedimento: 1. Determinar o nmero de entradas do circuito; u 2. Fazer uma tabela verdade com todas as possibilidades; 3. Vericar o comportamento do circuito. Exemplo 1: A B C Soluao: c A B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 C 0 1 0 1 0 1 0 1 S A+B 0 0 1 1 1 1 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 0 1

11.6

Obteno da tabela verdade a partir de uma descrio ca ca textual

Exemplo 1: Determinar a tabela verdade que implemente o problema abaixo. Em uma sala h trs pessoas (A,B,C) que podem votar Sim (1) ou No (0), a e a sobre um determinado assunto. Implemente a lgica que seja capaz de identicar o as seguintes situaoes. c X - Indicar que a maioria votou Sim; Y - Indicar que a maioria votou No; a W - Indicar que houve unanimidade de Sim; Z - Indicar que houve unanimidade de No. a Soluao: c

A B C X Y W Z 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 0 0 1 0 X =ABC +ABC +ABC Y =ABC +ABC +ABC W =ABC Z =ABC

12
12.1 12.2

Exerc cios e Bibliograa

Exerc cios Bibliograa

Entre os livros recomendados temos: Digital Fundamentals, Thomas L. Floyd, Prentice Hall Elementos de Eletrnica Digital, Idoeta e Capuano, Erica o

10

 Algebra Booleana
Prof. Daniel Barros J nior, Prof. Eduardo Augusto Bezerra u 16 de agosto de 2004
Pgina: www.ee.pucrs.br/dbarros a E-mail: dbarros@ee.pucrs.br Verso: 1.15 a

Introduo ca

Desenvolvida por George Boole em 1854. O principal objetivo a simplicaao dos e c circuitos lgicos. o Exemplo 1: f (B, S, F ) = B S F + B S F Soluao: c f (B, S, F ) = B S F + B S F f (B, S, F ) = B F S + S f (B, S, F ) = B F S Y

1.1

Leis da Algebra Booleana

Parnteses e NOT AND OR

Prioridade 1 2 3 4

Comutatividade: A+B =B+A AB =BA Associatividade: A + (B + C) = (A + B) + C A (B C) = (A B) C Distributividade: A (B + C) = A B + A C

1.2

Regras da Algebra Booleana

A+0=A A+1=1 A+A=A A+A=1 A+AB =A A+AB =A+B A .0 = 0 A .1 = A A .A = A A .A = 0 A=A (A + B) (A + C) = A + B C

1.3

Teorema de Demorgan
AB C ... = A+B +C +... A +B +C +... = A B C ...

Prove as expresses abaixo: o Exemplo 1: A+AB =A Soluao: c A + A B = A (1 + B) = A.1 =A Exemplo 2: A + A B = A + B Soluao: c A + A B = (A + AB) + A B =AA+AB+AB =AA+AA+AB+AB = A + A (A + B) = 1. (A + B) =A+B Resolver os exerc utilizando o Teorema de Demorgan: cio Exemplo 1: (A + B + C) D = Soluao: c (A + B + C) D = A + B + C + D =ABC +D Exemplo 2: ABC +DE F = Soluao: c ABC +DEF =ABC DE F = A+B+C D+E+F Exemplo 3: AB+C D+E F = Soluao: c AB+C D+EF =ABC DEF = A+B = A+B C +D C +D E+F E+F

1.4

Simplicaoes usando Algebra Booleana c

Exemplo 1: A B + A (B + C) + B (B + C) = Soluao: c Simplicaoes c Operaao utilizada c A B + A (B + C) + B (B + C) = A (B + C) = A B + A C AB+AB+AC +BB+BC = AA=A AB+AB+AC +B+BC = A+A=A AB+AC +B+BC = A+AB =A AB+AC +B = A+AB =A AC +B Mxima simplicaao a c Exemplo 2: A B (C + B D) + A B C = Soluao: c Simplicaoes c A B (C + B D) + A B C = ABC +ABBD+AB C = ABC +0+AB C = ABC +AB C = ABC +ABC = BC A+A = BC

Operaao utilizada c A (B + C) = A B + A C AA=0 A+0=A A (B + C) = A B + A C A (B + C) = A B + A C A+A=1 Mxima simplicaao a c

Exemplo 3: A B C + A B C + A B C + A B C + A B C = Soluao: c Simplicaoes c Operaao utilizada c ABC +ABC +ABC +ABC +ABC = A (B + C) = A B + A C BC A+A +AB C +C +BC A+A = A+A=1 Mxima simplicaao a c BC +AB+BC Exemplo 4: AB+AC +ABC = Soluao: c Simplicaoes c AB+AC +ABC = AB AC +ABC = A+B + A+C +ABC = A+A C +A B +B C +ABC = A + A C + A B (1 + C) + B C = A 1+C +B +B C = A+B C

Operaao utilizada c A +B +C +... = A B C ... A B C ... = A +B +C +...

Mxima simplicaao a c

2
2.1

Mapa de Karnaugh
Formato

O mapa de Karnaugh similar a tabela verdade pois apresenta todos os poss e veis valores das variveis de entrada e a sa resultante para cada entrada. a da

B 0 1 0 1

B 0 1 0 00 01 1 10 11

Figura 1: Mapa de Karnaugh de 2 variveis a BC 00 01 11 10 0 1

Figura 2: Mapa de Karnaugh de 3 variveis a

AB

CD 00 01 11 10 00 01 11 10

AB

CD 00 00 0 01 4 11 C 10 8

01 1 5 D 9

11 3 7 F B

10 2 6 E A

Figura 3: Mapa de Karnaugh de 4 variveis a

2.2

Utilizao ca

Para uma soma de produtos na forma padro deve ser atribu 1 para o local de a do cada um dos termos da soma e 0 (zero) para os pontos restantes. Exemplo 1: S =ABC +ABC +ABC +ABC Soluao: c A BC 00 01 11 10 0 1 1 0 0 1 1 0 0 1 Exemplo 2: S = A B C D + A B C D + A B C D + A B C D+ +A B C D + A B C D + A B C D Soluao: c AB CD 00 00 0 01 1 11 1 10 0 01 1 0 1 0 11 1 0 1 0 10 0 0 0 1

Para uma soma de produtos fora do padro deve ser atribu 1 para o local de a do

cada uma das variaoes poss c veis de cada um dos termos da soma e 0 (zero) para os demais pontos. Exemplo 1: S =A+AB+ABC Soluao: c A AB ABC 000 100 110 001 101 010 011 A BC 00 01 11 10 0 1 1 1 1 1 1 1 0 1 Exemplo 2: S =BC +AB+ABC +ABC D+ABC D+ABC D Soluao: c BC AB ABC ABC D ABC D ABC D 0000 1000 1100 1010 0001 1011 0001 1001 1101 1000 1010 1001 1011 AB CD 00 00 1 01 0 11 1 10 1 01 1 0 1 1 11 0 0 0 1 10 0 0 0 1

2.3

Simplicaoes c

O objetivo do mapa de Karnaugh possibilitar a obtenao da expresso booleana e c a mais simplicada poss vel. Agrupando os 1s: Pode-se agrupar os 1s do mapa unindo as clulas adjacentes que contm 1s. O e e objetivo maximizar a dimenso dos grupos e minimizar o nmero de grupos. e a u Regras: 1. Um grupo deve conter 2n clulas (1,2,4,8,16, 32, ...); e 2. As clulas do grupo devem ser adjacentes; e 3. Incluir o maior nmero de clulas no grupo; u e 4. Cada 1 do mapa deve ser inclu em pelo menos um grupo. Os 1s j agrudo a pados podem fazer parte de outros grupos. Obs.: Manter apenas as variveis que no mudam de valor. a a

Exemplo 1: S =AB+AB+AB Soluao: c A B 0 1 0 1 0 1 1 1 S =A+B Exemplo 2: A BC 00 01 11 10 0 1 1 1 1 1 Soluao: c S =AB+BC Exemplo 3: A BC 00 01 11 10 0 1 1 1 1 1 1 1 Soluao: c S =B+AC +AC Exemplo 4: AB CD 00 01 11 10 00 1 1 01 1 1 1 1 11 10 1 1 Soluao: c S =AC +AB+ABD Exemplo 5: AB CD 00 01 11 10 1 00 1 01 1 1 1 11 1 1 1 10 1 1 1 Soluao: c S =D+BC +ABC Exemplo 6: S =ABC +ABC +ABC +ABC +ABC

Soluao: c A BC 00 01 11 10 0 1 1 1 1 1 1 S =B+AC Exemplo 7: AB CD 00 01 11 10 00 1 1 01 1 11 10 1 1 Soluao: c S =BD+ABC D

2.4

Funoes denidas parcialmente c

O valor de sa do circuito pode no importar por dois motivos: da a 1. A sa no ser utilizada; da a a 2. A condiao de entrada nunca ir acontecer. c a As condioes de entrada que esto nesta situaao so chamadas de dont caree c a c a so representadas com um X. a Estas sa das Xpodem assumir o estado 0 ou 1, usando-se o valor mais conveniente. A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 S 1 1 0 0 1 1 0 0 A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 S 1 1 X X X X X X

Sem dont care AB CD 00 01 11 10 00 1 1 0 0 01 1 1 0 0 11 0 0 0 0 10 1 1 0 0 S =AC +BC AB

Com dont care CD 00 00 1 01 1 11 X 10 1 01 11 10 1 0 0 1 0 0 X X X 1 X X S=C

2.5

Mapa de Karnaugh de 5 e 6 variveis a

A Figura 4 da pgina 8 mostra o mapa de Karnaugh de 5 variveis. a a

BC

DE 00 01 11 10 00 01 11 10 A=0

BC

DE 00 01 11 10 00 01 11 10 A=1

Figura 4: Mapa de Karnaugh de 5 variveis a

CD

EF 00 01 11 10 00 01 11 10 A=0 B=0 EF 00 01 11 10 00 01 11 10 A=1 B=0

CD

EF 00 01 11 10 00 01 11 10 A=0 B=1 EF 00 01 11 10 00 01 11 10 A=1 B=1

CD

CD

Figura 5: Mapa de Karnaugh de 6 variveis a

3
3.1 3.2

Exerc cios e Bibliograa

Exerc cios Bibliograa

Entre os livros recomendados temos: Digital Fundamentals, Thomas L. Floyd, Prentice Hall Elementos de Eletrnica Digital, Idoeta e Capuano, Erica o

Sumrio
Org_Comp

7 - Organizao x Arquitetura

Afinal, o que um computador? Uma definio:

1 - Sistemas Digitais 2 - Projeto e Fabricao de SDs 3 - SDs Combinacionais e Seqenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Projeto de SDs Auxiliado por Computador 7 - Organizao x Arquitetura

Mquina com capacidade de acesso a meios de armazenamento onde esto estocadas informaes a serem processadas e as informaes que dizem como processar as primeiras. CPU (Central Processing Unit)

Informaes a serem processadas dados Informaes de como processar programas

Programas seqncia de instrues retiradas de um conjunto fixo de instrues reconhecidas como tal pela mquina

Funcionamento: repetir, infinitamente, seqncia de 3 aes: buscar instruo, identificar instruo buscada, executar instruo buscada. Execuo de instrues pode incorrer em acesso a dispositivos de entrada e sada.

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br

7 - Organizao x Arquitetura

Modelo Geral de um computador

MEMRIA DE DADOS

Organizao de Computadores A viso abstrata do engenheiro (eltrico, de computao) de um computador:

Transistores, portas lgicas, registradores, unidades lgico-aritmticas, fios, multiplexadores, etc.

CPU
Bloco de Controle Bloco de Dados

Arquitetura de Computadores A viso abstrata do programador de baixo nvel (linguagem de montagem, em ingls, assembly language):

Instrues, registradores para armazenar dados, a linguagem de programao de montagem, modos de endereamento, formato das instrues, etc.

MEMRIA DE PROGRAMA

INPUT/OUTPUT

Comentar: FPU, MMU, CACHES, predio de salto (CPU hoje chamada de core)
http:/ /www.inf.pucrs.br/~org_comp.html {calazans,hessel,moraes}@inf.pucrs.br http:/ /www.inf.pucrs.br/~org_comp.html {calazans,hessel,moraes}@inf.pucrs.br

7 - Organizao x Arquitetura

Interface CPU-memria no modelo Harvard

Existem modelos gerais que estabelecem as formas de implementao da mquina computador Classificao de organizaes de computadores:

Modelo von Neumann dados e programas compartilham um meio de armazenamento nico

address data memory data address program memory data PC CPU

Mais simples, menos restritivo, menos eficiente dados e programas misturados permitem ao programador intercambiar a semntica de dados e programas ao longo do tempo

Modelo Harvard dados e programas estocados em meios de armazenamento distintos

Mais propenso a fomentar paralelismo, mais caro, mais complexo dados e programas separados permitem que ambos sejam facilmente tratados em paralelo

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br

Interface CPU-memria no modelo von Neuman

von Neumann vs. Harvard

Harvard permite duas leituras de memria simultneas (dado e instruo). A maioria dos processadores DSP (celulares, telecom, cmeras digitais,) usam organizao Harvard:
largura de band de memria; Tempo de acesso a dados mais previsvel.
Maior

address Memria 200 ADD r5,r1,r3 data 200 PC CPU ADDIR r5,r1,r3

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br

http:/ /www.inf.pucrs.br/~org_comp.html

{calazans,hessel,moraes}@inf.pucrs.br